【2.7 V至5.5 V ， 250 μA ，轨到轨输出，双16位属于nanoDACAD5663特点低】,IC型号AD5663BRMZ-REEL7,AD5663BRMZ-REEL7 PDF资料,AD5663BRMZ-REEL7经销商,ic,电子元器件-51电子网

2.7 V至5.5 V ， 250 μA ，轨到轨输出，

双16位

属于nanoDAC

AD5663

特点

低功耗，双16位

属于nanoDAC

相对精度： ± 12 LSB的最大值

通过设计保证单调

10引脚MSOP和3mm × 3毫米LFCSP_WD

2.7 V至5.5 V电源供电

每通道关断

上电复位至零标度或中间电平

硬件LDAC和CLR功能

串行接口;高达50 MHz

功能框图

LDAC

输入

接口

逻辑

输入

DAC

STRING

DAC B

卜FF器

OUT

DAC

STRING

DAC A

REF

SCLK

SYNC

DIN

卜FF器

OUT

AD5663

POWER- ON

RESET

掉电

逻辑

05855-001

LDAC CLR

GND

应用

过程控制

数据采集系统

便携式电池供电仪器

数字增益与失调调节

可编程电压及电流源

可编程衰减器

图1 。

表1.相关设备

产品型号

AD5623R/AD5643R/AD5663R

描述

2.7 V至5.5 V ，双12位/ 14位/ 16位

DAC，内置基准

概述

的AD5663 ，的一个部件

属于nanoDAC

家族，是一种低功率，

双通道， 16位缓冲电压输出DAC，采用单

2.7 V至5.5 V电源供电，通过设计保证单调。

在AD5663需要一个外部基准电压来设置

DAC的输出范围。该器件内置一个上电

复位电路，确保DAC输出上电至0 V或

中间电平（ AD5663-1 ）并保持，直到出现一个有效的写操作

的地方。此外还具有省电功能，可降低

该设备480 nA的电流消耗5 V电源供电，

软件可选的输出负载，而在掉电模式。

这部分在正常工作时功耗低

特性，非常适合便携式电池供电设备。

的功率消耗为1.25毫瓦5 V时，下降到

2.4 μW在掉电模式。

在AD5663的片内精密输出放大器允许

要实现轨到轨输出摆幅。

该AD5663采用多功能三线式串行接口，

时钟速率高达50 MHz ，并兼容

标准SPI ， QSPI ， MICROWIRE 和DSP接口

标准。

产品亮点

双16位DAC ;的LSB的最大± 12的相对精度。

提供10引脚MSOP和10引脚3 mm × 3毫米

LFCSP_WD封装。

低功耗;典型功耗为0.6 mW的3 V和

1.25毫瓦5 V.

7 μs的最大建立时间。

第0版

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

传真： 781.461.3113

AD5663

特点................................................. ............................................. 1

应用................................................. ...................................... 1

功能框图............................................... ............... 1

概述................................................ ......................... 1

产品亮点................................................ ........................... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

AC特征................................................ ........................ 4

时序特性................................................ ................ 5

时序图................................................ ........................... 5

绝对最大额定值............................................... ............. 6

ESD注意事项................................................ .................................. 6

引脚配置和功能说明.............................. 7

典型性能特征............................................. 8

术语................................................. ................................... 12

工作原理............................................... ....................... 14

D / A部分.............................................. ................................... 14

电阻串................................................ ............................. 14

输出放大器................................................ ........................ 14

串行接口................................................ ............................ 14

输入移位寄存器............................................... ..................... 14

SYNC中断................................................ .......................... 15

上电复位.............................................. ............................ 15

软件复位................................................ ............................. 15

掉电模式.............................................. .................... 16

LDAC功能................................................ .......................... 16

微处理器接口................................................ ....... 18

应用................................................. .................................... 19

选择一个参考的AD5663 .................................... 19

使用引用作为电源为AD5663 .......... 19

双极性操作使用AD5663 ..................................... 20

利用AD5663具有电隔离接口.... 20

电源旁路和接地................................ 20

外形尺寸................................................ ....................... 21

订购指南................................................ .......................... 21

修订历史

4月6日 - 修订版0 ：初始版

第0版|第24 2

AD5663

特定网络阳离子

= 2.7 V至5.5 V ;

= 2 kΩ到GND ;

= 200 pF到GND ; V

REF

= V

;所有规格牛逼

民

给T

最大

中，除非另有说明。

表2中。

参数

静态性能

AD5663

决议

相对精度

微分非线性

零刻度误差

偏移误差

满量程误差

增益误差

零刻度误差漂移

增益温度COEF网络cient

直流电源抑制比

直流串扰

A级

最小值典型值

最大

B级

最小值典型值

最大

单位

条件/评论

±8

±1

0.15

±2

±2.5

100

±16

±1

+10

±10

±1

±1.5

±6

±1

0.15

±2

±2.5

100

0.5

±12

±1

+10

±10

±1

±1.5

位

最低位

％ FSR的

μV/°C

PPM

μV

μV / MA

μV

μs

通过设计保证单调

载入DAC寄存器全0

载入DAC寄存器全1

对FSR /°C的

DAC编码=中间值，V

± 10%

由于满量程输出变化

= 2 kΩ到GND或V

由于负载电流变化

由于断电（每通道）

输出特性

输出电压范围

容性负载稳定性

直流输出阻抗

短路电流

开机时间

参考输入

参考电流

基准电压输入范围

参考输入阻抗

逻辑输入

输入电流

INL

，输入低电压

INH

，输入高电压

引脚电容

电源要求

（正常模式）

= 4.5 V至5.5 V

= 2.7 V至3.6 V

（所有掉电

模式）

= 4.5 V至5.5 V

= 2.7 V至3.6 V

= ∞

= 2 kΩ

= 5 V

走出掉电模式;

= 5 V

REF

= V

= 5.5 V, 3.6 V

170

0.75

200

170

0.75

200

μA

kΩ

μA

±2

0.8

2.7

250

200

5.5

450

425

2.7

250

200

±2

0.8

所有数字输入

= 5 V, 3 V

DIN ，SCLK和SYNC

LDAC和CLR

5.5

450

425

= V

和V

= GND

μA

= V

, V

= GND

0.48

0.2

0.48

0.2

μA

温度范围： A级和B级都等于-40 ° C至+ 105°C 。

Linearty使用减少了代码范围计算： AD5663 （代码512代码65024 ）。输出卸载。

通过设计和特性保证，未经生产测试。

接口无效。所有DAC活跃。 DAC输出卸载。

两个DAC掉电。

第0版|第24 3

AD5663

AC特性

= 2.7 V至5.5 V ;

= 2 kΩ到GND ;

= 200 pF到GND ; V

REF

= V

;所有规格牛逼

民

给T

最大

中，除非另有说明。

表3中。

参数

输出电压建立时间

压摆率

数模转换毛刺脉冲

数字馈通

参考穿心

数字串扰

模拟串扰

DAC至DAC串扰

乘法带宽

总谐波失真

输出噪声谱密度

输出噪声

民

典型值

1.8

0.1

340

120

100

最大

单位

μs

V / μs的

nV-s表示

DBS

nV-s表示

千赫

纳伏/赫兹÷

μV

p-p

条件/评论

1/4到3/4的规模稳定在±2 LSB

1 LSB变化主进位

REF

= 2 V ±0.1 V P-P ，频率10 Hz至20 MHz的

REF

= 2 V ±0.1 V P-P

REF

= 2 V ±0.1 V P-P ;频率= 10千赫

DAC编码=中间值， 1千赫

DAC编码=中间值， 10千赫

0.1赫兹到10赫兹

通过设计和特性保证，未经生产测试。

参见术语部分。

第0版|第24 4

AD5663

时序特性

所有输入信号均采用t指定

= t

= 1纳秒/ V（ 10 ％90 ％的V

）和定时从一个电压电平（V

+ V

)/2.

= 2.7 V至5.5 V ;所有规格牛逼

民

给T

最大

中，除非另有说明。

表4 。

参数

1 2

在T限制

民

, T

最大

= 2.7 V至5.5 V

300

单位

ns（最小值）

ns（最大值）

条件/评论

SCLK周期时间

SCLK高电平时间

SCLK低电平时间

SYNC到SCLK下降沿建立时间

数据建立时间

数据保持时间

SCLK下降沿到SYNC上升沿

最小SYNC高电平时间

SYNC上升沿到SCLK秋天忽视

SCLK下降沿到SYNC秋天忽视

LDAC脉冲宽度低

SCLK下降沿到LDAC上升沿

CLR脉冲宽度低

SCLK的下降沿到LDAC下降沿

CLR脉冲激活时间

通过设计和特性保证;未经生产测试。

最大SCLK频率为50兆赫在V

= 2.7 V至5.5 V.

时序图

SCLK

SYNC

DIN

DB23

DB0

LDAC

CLR

05855-002

OUT

异步LDAC更新模式。

同步LDAC更新模式。

图2.串行写操作

第0版|第24 5