【a2.5 V至5.5 V ， 230 A，并行接口双电压输出8位/ 10位/ 12位DACAD533】,IC型号AD5343BRU,AD5343BRU PDF资料,AD5343BRU经销商,ic,电子元器件-51电子网

a

2.5 V至5.5 V ， 230 A，并行接口

双电压输出8位/ 10位/ 12位DAC

AD5332/AD5333/AD5342/AD5343*

概述

特点

AD5332 ：双路，8位DAC，采用20引脚TSSOP

AD5333 ：双通道10位DAC，采用24引脚TSSOP

AD5342 ：双通道12位DAC，采用28引脚TSSOP

AD5343 ：双通道12位DAC，采用20引脚TSSOP

低功耗工作： 230 @ 3 V ， 300 A @ 5 V

通过

PD

针

省电80 nA的@ 3 V ， 200 nA的@ 5 V

2.5 V至5.5 V电源供电

双缓冲输入逻辑

通过设计保证单调对所有代码

缓冲/无缓冲基准电压输入选项

输出范围： 0 -V

REF

或0-2 V

REF

上电复位至零伏

DAC输出端通过同步更新

LDAC

针

异步

CLR

设施

低功耗并行数据接口

片内轨到轨输出缓冲放大器器

温度范围： -40°C至+ 105

应用

便携式电池供电仪器

数字增益与失调调节

可编程电压及电流源

可编程衰减器

工业过程控制

在AD5332 / AD5333 / AD5342 / AD5343是双8位，10和

12位DAC 。他们采用2.5 V至5.5 V电源CON-工作

花费许多仅230

A

在3 V ，并配备了掉电引脚，

PD

这进一步降低为80 nA的电流。这些设备断路器中

porate一个片内输出缓冲，可驱动输出

两个电源轨，而AD5333和AD5342允许选择

缓冲或无缓冲基准电压输入。

在AD5332 / AD5333 / AD5342 / AD5343具有一个并行接口。

CS

将选择的设备和数据被加载到输入寄存器

上的上升沿

WR 。

在AD5333和GAIN引脚AD5342允许输出

范围被设定在0至V

REF

或0 V至2

×

V

REF

.

数据输入到DAC的是双缓冲，允许同时

多个DAC的使用在系统中更新

LDAC

引脚。

异步

CLR

输入，还提供了用于复位

的输入寄存器和DAC寄存器的内容为全零。

这些器件还集成了上电复位电路，确保

上至0 V DAC输出上电，并停留在那里，直到

有效数据被写入到该设备。

在AD5332 / AD5333 / AD5342 / AD5343是可用薄

收缩型小外形封装（ TSSOP ）。

AD5332功能框图

（其他图表内）

V

REF

A

V

DD

POWER- ON

RESET

DB

7

.

DB

0

之间

脸

逻辑

输入

注册

DAC

注册

8-BIT

DAC

输入

注册

DAC

注册

AD5332

8-BIT

DAC

卜FF器

V

OUT

A

CS

WR

A0

卜FF器

V

OUT

B

CLR

LDAC

RESET

掉电

逻辑

V

REF

B

PD

GND

*受保护

由美国专利号为5969657 ;其他专利正在申请中。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

万维网网站： http://www.analog.com

传真： 781 / 326-8703

ADI公司， 2000

AD5332/AD5333/AD5342/AD5343–SPECIFICATIONS

注意）。

（V = 2.5 V至5.5 V ，V = 2 V R = 2 K至GND ; C = 200 pF到GND ;所有特定网络阳离子牛逼到T除非另有

DD

REF

L

民

最大

参数

1

民

B版本

2

典型值

最大

单位

条件/评论

直流性能

3, 4

AD5332

决议

相对精度

微分非线性

AD5333

决议

相对精度

微分非线性

AD5342/AD5343

决议

相对精度

微分非线性

偏移误差

增益误差

低死区

5

上死区

失调误差漂移

6

增益误差漂移

6

直流电源抑制比

6

直流串扰

6

DAC的基准输入

6

V

REF

输入范围

V

REF

输入阻抗

8

±

0.15

±

0.02

10

±

0.5

±

0.05

12

±

2

±

0.2

±

0.4

±

0.15

10

–12

–5

–60

200

±

1

±

0.25

±

4

±

0.5

±

16

±

1

±

3

±

1

60

位

最低位

位

最低位

位

最低位

％ FSR的

mV

PPM的FSR /°C的

dB

V

通过设计保证单调对所有代码

降低死区仅存如果偏移误差为负

V

DD

= 5 V上死区仅存若V

参考=

V

DD

V

DD

=

±

10%

R

L

= 2 kΩ到GND ， 2 kΩ到V

DD

; C

L

= 200 pF到GND ;

GAIN = 0

缓冲基准（ AD5333和AD5342 ）

无缓冲基准

缓冲基准（ AD5333和AD5342 ）

无缓冲基准。增益= 1 ，输入阻抗= R

DAC

无缓冲基准。增益= 2 ，输入阻抗= R

DAC

频率= 10千赫

频率为10千赫（ AD5332 ， AD5333 ， AD5342和）

轨到轨工作

1

0.25

>10

180

90

–90

V

DD

V

DD

参考穿心

通道到通道隔离

输出特性

6

最小输出电压

4, 7

最大输出电压

4, 7

直流输出阻抗

短路电流

开机时间

逻辑输入

6

输入电流

V

IL

，输入低电压

V

M

k

dB

V分钟

V最大

mA

s

A

V

pF

V

A

0.001

V

DD

– 0.001

0.5

25

16

2.5

5

±

1

0.8

0.6

0.5

2.4

2.1

2.0

3.5

2.5

300

230

5.5

450

350

V

DD

= 5 V

V

DD

= 3 V

走出掉电模式。 V

DD

= 5 V

走出掉电模式。 V

DD

= 3 V

V

IH

，输入高电压

V

DD

= 5 V

±

10%

V

DD

= 3 V

±

10%

V

DD

= 2.5 V

V

DD

= 5 V

±

10%

V

DD

= 3 V

±

10%

V

DD

= 2.5 V

引脚电容

电源要求

V

DD

I

DD

（正常模式）

V

DD

= 4.5 V至5.5 V

V

DD

= 2.5 V至3.6 V

I

DD

（省电模式）

V

DD

= 4.5 V至5.5 V

V

DD

= 2.5 V至3.6 V

所有DAC活跃，不包括负载电流

无缓冲基准。 V

IH

= V

DD

, V

IL

= GND 。

I

DD

增加50

A

在V

REF

＆ GT ; V

DD

= 100毫伏。

在缓冲模式下额外电流为（ 5 + V

REF

/R

DAC

)

A.

0.2

0.08

1

笔记

1

参见术语部分。

2

温度范围： B版本： -40°C至+ 105°C ;典型的特定网络连接的阳离子是在25℃ 。

3

线性度是用降低的代码范围进行测试： AD5332 （编号8 255）; AD5333 （代码28至1023） ; AD5342 / AD5343 （代码115至4095 ）。

4

DC特定网络阳离子与空载输出测试。

5

这对应于x的代码。 X =死区电压/ LSB大小。

6

通过设计和特性保证，未经生产测试。

7

为了使扩增fi er输出达到最小电压，偏置误差必须是负的。为了使扩增fi er输出达到其最大电压，V

REF

= V

DD

和

“偏移与增益”错误必须为正数。

特定网络阳离子如有更改，恕不另行通知。

–2–

第0版

AD5332/AD5333/AD5342/AD5343

AC特性

参数

2

输出电压建立时间

AD5332

AD5333

AD5342

AD5343

压摆率

主编码转换毛刺能量

数字馈通

数字串扰

模拟串扰

DAC至DAC串扰

乘法带宽

总谐波失真

1

(V

DD

= 2.5 V至5.5 V.

L

= 2 K至GND ;

L

= 200 pF到GND ;所有特定网络阳离子牛逼

民

给T

最大

除非

另有说明）。

B版本

3

民

典型值

最大

6

7

8

0.7

6

0.5

3

0.5

3.5

200

–70

8

9

10

单位

s

V / μs的

nV-s表示

千赫

dB

条件/评论

V

REF

= 2 V.见图20

1/4比例以3/4比例变化（ 40 H为C0高）

1/4比例以3/4比例变化（ 100小时到300高）

1/4比例以3/4比例变化（ 400 H至C00高）

1 LSB变化主进位

V

REF

= 2 V

±

0.1 V P-P 。无缓冲模式

V

REF

= 2.5 V

±

0.1 V P-P 。频率= 10千赫

笔记

1

通过设计和特性保证，未经生产测试。

2

参见术语部分。

3

温度范围： B版本： -40°C至+ 105°C ;典型的特定网络连接的阳离子是在25℃ 。

特定网络阳离子如有更改，恕不另行通知。

时序特性

1, 2, 3

(V

参数

t

1

t

2

t

3

t

4

t

5

t

6

t

7

t

8

t

9

t

10

t

11

t

12

t

13

t

14

t

15

在T限制

民

, T

最大

0

20

5

4.5

5

4.5

5

4.5

20

50

20

0

DD

= 2.5 V至5.5 V ，所有特定网络阳离子牛逼

民

给T

最大

除非另有说明）。

单位

ns（最小值）

条件/评论

CS

to

WR

建立时间

CS

to

WR

保持时间

WR

脉宽

数据显示， GAIN ， BUF ， HBEN建立时间

数据显示， GAIN ， BUF ， HBEN保持时间

同步模式。

WR

下降到

LDAC

落下

同步模式。

LDAC

下降到

WR

升起

同步模式。

WR

瑞星

LDAC

升起

异步模式。

LDAC

瑞星

WR

升起

异步模式。

WR

瑞星

LDAC

落下

LDAC

脉宽

CLR

脉宽

间隔时间

WR

周期

A0建立时间

A0保持时间

笔记

1

通过设计和特性保证，未经生产测试。

2

所有的输入信号是特定网络连接编辑与指定tR = tF = 5纳秒（10％ 90 ％的V

DD

）和

从一个电压电平（V定时

IL

+ V

IH

)/2.

3

参见图1 。

特定网络阳离子如有更改，恕不另行通知。

t

1

CS

t

2

t

3

t

13

t

4

t

5

WR

数据显示，

GAIN ，

BUF ，

HBEN

LDAC

1

t

6

t

7

t

8

t

9

LDAC

2

CLR

A0

t

10

t

11

t

14

t

15

t

12

1

同步

LDAC

更新模式

2

异步

LDAC

更新模式

图1.并行接口时序图

第0版

–3–

AD5332/AD5333/AD5342/AD5343

绝对最大额定值*

(T

A

= 25 ° C除非另有说明）

V

DD

到GND 。。。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

数字输入电压至GND 。。。。。。。 0.3 V到V

DD

+ 0.3 V

数字输出电压至GND 。。。。。 0.3 V到V

DD

+ 0.3 V

基准输入电压至GND 。。。。 0.3 V到V

DD

+ 0.3 V

V

OUT

到GND 。。。。。。。。。。。。。。。。。。。 0.3 V到V

DD

+ 0.3 V

工作温度范围

工业（B版）。。。。。。。。。。。。。。。 -40 ° C至+ 105°C

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

结温。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

TSSOP封装

功耗。。。。。。。。。。。。。。。（T

J

马克斯 - T的

A

)/θ

JA

mW

θ

JA

热阻抗（ 20引脚TSSOP ）。。。。。 143 ° C / W

θ

JA

热阻抗（ 24引脚TSSOP ）。。。。。 128 ° C / W

θ

JA

热阻抗（ 28引脚TSSOP ）。。。。 97.9 ° C / W

θ

JC

热阻抗（ 20引脚TSSOP ）。。。。。。 45 ° C / W

θ

JC

热阻抗（ 24引脚TSSOP ）。。。。。。 42 ° C / W

θ

JC

热阻抗（ 28引脚TSSOP ）。。。。。。 14 ° C / W

再溢流焊接

峰值温度。。。。。。。。。。。。。。。。。。。。。 220 + 5 / -0 ℃，

时间在峰值温度。。。。。。。。。。。。 10秒40秒

*讲

超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的运作中列出的任何其他条件

本规范的部分将得不到保证。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

订购指南

模型

AD5332BRU

AD5333BRU

AD5342BRU

AD5343BRU

温度范围

-40 ° C至+ 105°C

包装说明

TSSOP （超薄紧缩小型封装）

包

选项

RU-20

RU-24

RU-28

RU-20

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD5332 / AD5333 / AD5342 / AD5343具有专用ESD保护电路，永久

破坏可能发生在经受高能量静电放电设备。因此，适当的

ESD预防措施建议，以避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

第0版

AD5332/AD5333/AD5342/AD5343

AD5332功能框图

V

REF

A

V

DD

AD5332引脚配置

V

REF

B

1

POWER- ON

RESET

DB

7

.

DB

0

之间

脸

逻辑

输入

注册

DAC

注册

8-BIT

DAC

卜FF器

V

OUT

B

输入

注册

DAC

注册

20

19

18

17

DB

7

DB

6

DB

5

DB

4

DB

3

AD5332

V

REF

A

2

V

OUT

A

3

V

OUT

B

4

8-BIT

DAC

卜FF器

V

OUT

A

GND

5

CS

6

AD5332

16

顶视图

15

DB

2

（不按比例）

14

DB

1

7

WR

A0

8

CLR

9

LDAC

10

13

12

11

CS

WR

A0

DB

0

V

DD

PD

CLR

LDAC

RESET

掉电

逻辑

V

REF

B

PD

GND

AD5332引脚功能描述

针

号

1

2

3

4

5

6

7

8

9

10

11

12

13–20

助记符

V

REF

B

V

REF

A

V

OUT

A

V

OUT

B

GND

CS

WR

A0

CLR

LDAC

PD

V

DD

DB

0

-DB

7

功能

无缓冲基准输入的DAC B.

无缓冲基准输入的DAC A.

DAC A的输出缓冲输出具有轨到轨工作。

DAC B的输出缓冲输出具有轨到轨工作。

接地参考点在零件上的所有电路。

低电平有效片选输入。这是用于与

WR

将数据写入到并行接口。

低电平有效写输入。这是用于与

CS

将数据写入到并行接口。

地址引脚用于选择哪一个DAC A和DAC B.

异步低电平有效的控制输入端，清除所有输入寄存器和DAC寄存器为零。

低电平有效的控制输入端，更新DAC寄存器的输入寄存器的内容。这

允许所有DAC输出可以同时更新。

掉电引脚。此低电平有效控制引脚使所有DAC进入掉电模式。

电源引脚。这些部件可以从2.5 V至5.5 V的电源应使用去耦

10 μF电容与一个0.1μF的电容到GND并联。

八并行数据输入。 DB

7

是这些8位的MSB。

第0版

–5–