【a2.5 V至5.5 V ， 115 A，并行接口单电压输出8位/ 10位/ 12位DACAD533】,IC型号AD5330BRU,AD5330BRU PDF资料,AD5330BRU经销商,ic,电子元器件-51电子网

2.5 V至5.5 V ， 115 A，并行接口

单电压输出8位/ 10位/ 12位DAC

AD5330/AD5331/AD5340/AD5341*

概述

特点

AD5330 ：一个8位DAC，采用20引脚TSSOP

AD5331 ：一个10位DAC，采用20引脚TSSOP

AD5340 ：一个12位DAC，采用24引脚TSSOP

AD5341 ：一个12位DAC，采用20引脚TSSOP

低功耗工作： 115 A @ 3 V ， 140 A @ 5 V

省电80 nA的@ 3 V ， 200 nA的@ 5 V通过

针

2.5 V至5.5 V电源供电

双缓冲输入逻辑

通过设计保证单调对所有代码

缓冲/无缓冲基准电压输入选项

输出范围： 0 -V

REF

或0-2 V

REF

上电复位至零伏

DAC输出端通过同步更新

LDAC

针

异步

CLR

设施

低功耗并行数据接口

片内轨到轨输出缓冲放大器器

温度范围： -40°C至+ 105

应用

便携式电池供电仪器

数字增益与失调调节

可编程电压及电流源

可编程衰减器

工业过程控制

在AD5330 / AD5331 / AD5340 / AD5341是单8,10和

12位DAC 。他们采用2.5 V至5.5 V电源CON-工作

花费许多刚刚115

在3 V ，并配备了省电模式

进一步降低为80 nA的电流。这些器件集成

一个片内输出缓冲，可驱动输出到两个

电源电压，而AD5330 ， AD5340 ，和AD5341允许

选择缓冲或无缓冲基准输入。

在AD5330 / AD5331 / AD5340 / AD5341具有一个并行接口。

将选择的设备和数据被加载到输入寄存器

上的上升沿

WR 。

GAIN引脚允许设置的输出范围为0 V至V

REF

或0 V至2

REF

数据输入到DAC的是双缓冲，允许同时

多个DAC的使用在系统中更新

LDAC

引脚。

异步

CLR

输入，还提供了用于复位

的输入寄存器和DAC寄存器的内容为全零。

这些器件还集成了上电复位电路，确保

上至0 V DAC输出上电，并停留在那里，直到

有效数据被写入到该设备。

在AD5330 / AD5331 / AD5340 / AD5341是可用薄

收缩型小外形封装（ TSSOP ）。

AD5330功能框图

（其他图表内）

REF

POWER- ON

RESET

AD5330

BUF

收益

RESET

CLR

LDAC

掉电

逻辑

之间

脸

逻辑

输入

DAC

8-BIT

DAC

卜FF器

OUT

GND

*受保护

由美国专利号为5969657 ;其他专利正在申请中。

第0版

信息ADI公司提供的被认为是准确和

可靠的。但是，没有责任承担由Analog Devices其

使用，也不对第三方专利或其他权利的任何侵犯

这可能是由于它的使用。没有获发牌照以暗示或

否则，在ADI公司的任何专利或专利权。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781 / 329-4700

万维网网站： http://www.analog.com

传真： 781 / 326-8703

ADI公司， 2000

AD5330/AD5331/AD5340/AD5341–SPECIFICATIONS

= 2.5 V至5.5 V ，V

REF

= 2 V.

= 2 k

参数

到GND ;

= 200 pF到GND ;所有特定网络阳离子牛逼

民

给T

最大

除非另有说明）。

B版本

典型值

最大

单位

条件/评论

民

直流性能

3, 4

AD5330

决议

相对精度

微分非线性

AD5331

决议

相对精度

微分非线性

AD5340/AD5341

决议

相对精度

微分非线性

偏移误差

增益误差

低死区

上死区

失调误差漂移

增益误差漂移

直流电源抑制比

DAC的基准输入

REF

输入范围

REF

输入阻抗

0.25

0.15

0.02

0.5

0.05

0.2

0.4

0.15

–12

–5

–60

0.25

0.5

位

最低位

位

最低位

位

最低位

％ FSR的

PPM的FSR /°C的

V分钟

V最大

通过设计保证单调对所有代码

降低死区仅存如果偏移误差为负

= 5 V上死区仅存若V

参考=

10%

缓冲基准（ AD5330 ， AD5340 ， AD5341和）

无缓冲基准

缓冲基准（ AD5330 ， AD5340 ， AD5341和）

无缓冲基准。增益= 1 ，输入阻抗= R

DAC

无缓冲基准。增益= 2 ，输入阻抗= R

DAC

频率= 10千赫

轨到轨工作

>10

180

–90

0.001

–0.001

0.5

2.5

0.8

0.6

0.5

参考穿心

输出特性

最小输出电压

4, 7

最大输出电压

4, 7

直流输出阻抗

短路电流

开机时间

逻辑输入

输入电流

，输入低电压

= 5 V

= 3 V

走出掉电模式。 V

= 5 V

走出掉电模式。 V

= 3 V

，输入高电压

2.4

2.1

2.0

2.5

140

115

5.5

250

200

= 5 V

10%

= 3 V

10%

= 2.5 V

= 5 V

10%

= 3 V

10%

= 2.5 V

引脚电容

电源要求

（正常模式）

= 4.5 V至5.5 V

= 2.5 V至3.6 V

DAC的活跃，不包括负载电流。无缓冲

参考。 V

= V

, V

= GND 。

增加50

在V

REF

＆ GT ; V

= 100毫伏。

在缓冲模式下额外电流为（ 5 + V

REF

DAC

)

其中R

DAC

是电阻串的电阻。

（省电模式）

= 4.5 V至5.5 V

= 2.5 V至3.6 V

0.2

0.08

笔记

参见术语部分。

温度范围： B版本： -40°C至+ 105°C ;典型的特定网络连接的阳离子是在25℃ 。

线性度是用降低的代码范围进行测试： AD5330 （编号8 255）; AD5331 （代码28至1023） ; AD5340 / AD5341 （代码115至4095 ）。

DC特定网络阳离子与输出空载测试。

这对应于x的代码。 X =死区电压/ LSB大小。

通过设计和特性保证，未经生产测试。

为了使扩增fi er输出达到最小电压，偏置误差必须是负的。为了使扩增fi er输出达到其最大电压，V

REF

= V

和

“偏移与增益”错误必须为正数。

特定网络阳离子如有更改，恕不另行通知。

–2–

第0版

AD5330/AD5331/AD5340/AD5341

AC特性

参数

输出电压建立时间

AD5330

AD5331

AD5340

AD5341

压摆率

主编码转换毛刺能量

数字馈通

乘法带宽

总谐波失真

= 2.5 V至5.5 V.

= 2 K至GND ;

= 200 pF到GND ;所有特定网络阳离子牛逼

民

给T

最大

除非另有说明）。

B版本

民

典型值

最大

0.7

0.5

200

–70

单位

V / μs的

nV-s表示

千赫

条件/评论

REF

= 2 V.见图20

1/4比例以3/4比例变化（ 40 H为C0高）

1/4比例以3/4比例变化（ 100小时到300高）

1/4比例以3/4比例变化（ 400 H至C00高）

1 LSB变化主进位

REF

= 2 V

0.1 V P-P 。无缓冲模式

REF

= 2.5 V

0.1 V P-P 。频率= 10千赫

笔记

通过设计和特性保证，未经生产测试。

参见术语部分。

温度范围： B版本： -40°C至+ 105°C ;典型的特定网络连接的阳离子是在25℃ 。

特定网络阳离子如有更改，恕不另行通知。

时序特性

1, 2, 3

参数

在T限制

民

, T

最大

4.5

= 2.5 V至5.5 V ，所有特定网络阳离子牛逼

民

给T

最大

除非另有说明）。

单位

ns（最小值）

条件/评论

建立时间

保持时间

脉宽

数据显示， GAIN ， BUF ， HBEN建立时间

数据显示， GAIN ， BUF ， HBEN保持时间

同步模式。

下降到

LDAC

坠落。

同步模式。

LDAC

下降到

不断攀升。

同步模式。

瑞星

LDAC

不断攀升。

异步模式。

LDAC

瑞星

不断攀升。

异步模式。

瑞星

LDAC

坠落。

LDAC

脉宽

CLR

脉宽

间隔时间

周期

笔记

通过设计和特性保证，未经生产测试。

所有的输入信号是特定网络连接编辑与指定tR = tF = 5纳秒（10％ 90 ％的V

）和定时从一个电压电平（V

+ V

)/2.

参见图1 。

数据显示，

GAIN ，

BUF ，

HBEN

LDAC

CLR

注意事项：

同步

LDAC

更新模式

异步

LDAC

更新模式

图1.并行接口时序图

第0版

–3–

AD5330/AD5331/AD5340/AD5341

绝对最大额定值*

= 25 ° C除非另有说明）

到GND 。。。。。。。。。。。。。。。。。。。。。。。。。。 -0.3 V至+7 V

数字输入电压至GND 。。。。。。。 0.3 V到V

+ 0.3 V

数字输出电压至GND 。。。。。 0.3 V到V

+ 0.3 V

基准输入电压至GND 。。。。 0.3 V到V

+ 0.3 V

OUT

到GND 。。。。。。。。。。。。。。。。。。。 0.3 V到V

+ 0.3 V

工作温度范围

工业（B版）。。。。。。。。。。。。。。。 -40 ° C至+ 105°C

存储温度范围。。。。。。。。。。。。 -65∞C至+ 150∞C

结温。。。。。。。。。。。。。。。。。。。。。。。。。 150℃

TSSOP封装

功耗。。。。。。。。。。。。。。。（T

马克斯 - T的

)/θ

热阻抗（ 20引脚TSSOP ）。。。。。 143 ° C / W

热阻抗（ 24引脚TSSOP ）。。。。。 128 ° C / W

热阻抗（ 20引脚TSSOP ）。。。。。。 45 ° C / W

热阻抗（ 24引脚TSSOP ）。。。。。。 42 ° C / W

再溢流焊接

峰值温度。。。。。。。。。。。。。。。。。。。。。 220 + 5 / -0 ℃，

时间在峰值温度。。。。。。。。。。。。 10秒40秒

*讲

超出上述绝对最大额定值可能会导致perma-

新界东北损坏设备。这是一个压力只有额定值。的功能操作

器件在这些或以上的运作中列出的任何其他条件

本规范的部分将得不到保证。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

订购指南

模型

AD5330BRU

AD5331BRU

AD5340BRU

AD5341BRU

温度范围

-40 ° C至+ 105°C

包装说明

TSSOP （超薄紧缩小型封装）

包

选项

RU-20

RU-24

RU-20

小心

ESD （静电放电）敏感器件。静电荷高达4000 V容易

积聚在人体和测试设备，可排出而不被发现。虽然

在AD5330 / AD5331 / AD5340 / AD5341具有专用ESD保护电路，永久

破坏可能发生在经受高能量静电放电设备。因此，适当的

ESD预防措施建议，以避免性能下降或功能丧失。

警告！

ESD敏感器件

–4–

第0版

AD5330/AD5331/AD5340/AD5341

AD5330功能框图

REF

BUF

AD5330引脚配置

POWER- ON

RESET

AD5330

REF 3

BUF

收益

RESET

CLR

LDAC

掉电

逻辑

之间

脸

逻辑

输入

DAC

8-BIT

DAC

出4

GND

8-BIT

AD5330

卜FF器

OUT

顶视图

（不按比例）

收益

CLR

LDAC

NC =无连接

GND

AD5330引脚功能描述

针

号

13–20

助记符

BUF

REF

OUT

GND

收益

CLR

LDAC

-DB

功能

缓冲控制引脚。该管脚控制参考输入到DAC是否经缓冲的或未缓冲的。

无连接。

参考输入。

DAC输出的。缓冲输出具有轨到轨工作。

接地参考点在零件上的所有电路。

低电平有效片选输入。这是用于与

将数据写入到并行接口。

低电平有效写输入。这是用于与

将数据写入到并行接口。

增益控制引脚。这种控制输出范围从DAC是否为0 -V

REF

或0-2 V

REF 。

异步低电平有效的控制输入端，清除所有输入寄存器和DAC寄存器为零。

低电平有效控制输入来更新DAC寄存器的输入寄存器的内容。

掉电引脚。此低电平有效控制引脚放DAC进入掉电模式。

电源输入。这些部件可以从2.5 V至5.5 V的电源去耦

用10

电容器并联用0.1

电容到GND 。

八并行数据输入。 DB

是这些8位的MSB。

第0版

–5–

2.5 V至5.5 V ， 115 μA ，并行接口

单电压输出8位/ 10位/ 12位DAC

AD5330/AD5331/AD5340/AD5341

特点

AD5330 ：一个8位DAC，采用20引脚TSSOP

AD5331 ：一个10位DAC，采用20引脚TSSOP

AD5340 ：一个12位DAC，采用24引脚TSSOP

AD5341 ：一个12位DAC，采用20引脚TSSOP

低功耗工作： 115 μA （3 V）， 140 μA @ 5 V

通过PD引脚掉电到80 nA的（3 V）， 200 nA的@ 5 V

2.5 V至5.5 V电源供电

双缓冲输入逻辑

通过设计保证单调对所有代码

缓冲/无缓冲基准电压输入选项

输出范围： 0 V至V

REF

或0 V至2 ×V

REF

上电复位至0 V

DAC输出通过LDAC引脚同步更新

异步CLR设施

低功耗并行数据接口

片内轨到轨输出缓冲放大器器

温度范围： -40°C至+ 105°C

概述

在AD5330 / AD5331 / AD5340 / AD5341

单是8位/ 10 / 12

位DAC 。他们采用2.5 V至5.5 V电源供电，消耗

只需115 μA ，在3 V ，并配备了省电模式下进一步

降低为80 nA的电流。该器件集成了一个片上

输出缓冲器可驱动输出至两个供电轨，但

在AD5330 ， AD5340 ， AD5341和允许缓冲的选择

或无缓冲基准输入。

在AD5330 / AD5331 / AD5340 / AD5341具有一个并行

界面。 CS选择装置和数据被加载到

输入寄存器的WR的上升沿。

GAIN引脚允许设置的输出范围为0 V至V

REF

0 V至2 ×V

REF

数据输入到DAC的是双缓冲，允许同步对

利用LDAC引脚在系统多个DAC的OU的更新。

异步CLR输入还提供了其复位

的输入寄存器和DAC寄存器的内容为全零。

这些器件还集成了上电复位电路，

确保到0 V并保持DAC输出上电

在那里，直到有效数据被写入到该设备。

在AD5330 / AD5331 / AD5340 / AD5341是可用薄

收缩型小外形封装（ TSSOP ）。

应用

便携式电池供电仪器

数字增益与失调调节

可编程电压及电流源

可编程衰减器

工业过程控制

美国专利号为5969657的保护。

功能框图

REF

POWER- ON

RESET

AD5330

BUF

收益

接口逻辑

输入

DAC

7 20

0 13

CLR

LDAC

8-BIT

DAC

卜FF器

OUT

RESET

掉电

逻辑

GND

图1. AD5330

REV 。一

信息ADI公司提供的被认为是准确和可靠。然而，没有

责任承担ADI公司供其使用，也为专利或其他任何侵权行为

第三方可能导致其使用的权利。规格如有变更，恕不另行通知。没有

获发牌照以暗示或其他方式ADI公司的任何专利或专利权。

商标和注册商标均为其各自所有者的财产。

一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.

联系电话： 781.329.4700

www.analog.com

06852-001

AD5330/AD5331/AD5340/AD5341

特点................................................. ............................................. 1

应用................................................. ...................................... 1

概述................................................ ......................... 1

功能框图............................................... ............... 1

修订历史................................................ ............................... 2

规格................................................. .................................... 3

AC特征................................................ ........................ 4

时序特性................................................ ................ 5

绝对最大额定值............................................... ............. 6

ESD注意事项................................................ .................................. 6

引脚配置和功能描述........................... 7

术语................................................. ................................... 11

典型性能特征........................................... 13

工作原理............................................... ....................... 17

数字到模拟部分............................................ ............. 17

电阻串................................................ ............................. 17

DAC的基准输入............................................... .................. 17

输出放大器................................................ ........................ 17

并行接口................................................ ............................. 18

双缓冲接口.............................................. .......... 18

清除输入（ CLR ） ............................................. ......................... 18

片选输入（ CS ） ............................................ ................... 18

写输入（ WR ） ............................................. .......................... 18

加载DAC输入（ LDAC ） ............................................ .............. 18

高字节使能输入（ HBEN ） .......................................... ... 18

上电复位.............................................. ............................ 18

掉电模式.............................................. .......................... 19

建议数据总线格式............................................... ........... 20

应用信息................................................ .............. 21

典型应用电路............................................... ...... 21

驾驶V

从参考电压............................... 21

双极性操作使用AD5330 / AD5331 /

AD5340 / AD5341 ............................................... .......................... 21

解码多个AD5330 / AD5331 / AD5340 / AD5341 .... 21

可编程电流源............................................... 22

电源旁路和接地................................ 22

外形尺寸................................................ ....................... 24

订购指南................................................ .......................... 25

修订历史

2月8日 - 修订版。 0到版本A

更新格式................................................ ..................通用

更改表4 .............................................. ............................ 16

更换驾驶V

从参考电压科..... 21

更新的外形尺寸............................................... ........ 24

更改订购指南.............................................. ............ 25

4 / 00 ，修订版0：初始版

版本A |页28 2

AD5330/AD5331/AD5340/AD5341

特定网络阳离子

= 2.5 V至5.5 V ，V

REF

= 2 V ，R

= 2 kΩ到GND ;

= 200 pF到GND ;所有特定网络阳离子牛逼

民

给T

最大

中，除非另有说明。

表1中。

参数

直流性能

3, 4

AD5330

决议

相对精度

微分非线性

AD5331

决议

相对精度

微分非线性

AD5340/AD5341

决议

相对精度

微分非线性

偏移误差

增益误差

低死区

上死区

失调误差漂移

增益误差漂移

直流电源抑制比

DAC的基准输入

REF

输入范围

REF

输入阻抗

民

B版本

典型值

最大

单位

条件/评论

±0.15

±0.02

±0.5

±0.05

±2

±0.2

±0.4

±0.15

0.25

>10

180

0.001

0.5

2.5

±1

±0.25

位

最低位

位

最低位

位

最低有效位

最低位

％ FSR的

PPM的FSR /°C的

MΩ

kΩ

V分钟

V最大

μs

μA

通过设计保证单调对所有代码

±4

±0.5

通过设计保证单调对所有代码

±16

±1

±3

±1

通过设计保证单调对所有代码

降低死区仅存如果偏移误差为负

= 5 V ;上存在死区只有V

REF

= V

ΔV

= ±10%

缓冲基准（ AD5330 ， AD5340 ， AD5341和）

无缓冲基准

缓冲基准（ AD5330 ， AD5340 ， AD5341和）

无缓冲基准;增益= 1 ，输入阻抗= R

DAC

无缓冲基准;增益= 2 ，输入阻抗= R

DAC

频率= 10千赫

轨到轨工作

参考穿心

输出特性

最小输出电压

4, 7

最大输出电压

4, 7

直流输出阻抗

短路电流

开机时间

逻辑输入

输入电流

输入低电压，V

= 5 V

= 3 V

走出掉电模式; V

= 5 V

走出掉电模式; V

= 3 V

0.8

0.6

0.5

2.4

2.1

2.0

输入高电压，V

= 5 V ± 10%

= 3 V ± 10%

= 2.5 V

= 5 V ± 10%

= 3 V ± 10%

= 2.5 V

引脚电容

版本A |第28 3

AD5330/AD5331/AD5340/AD5341

参数

电源要求

（正常模式）

= 4.5 V至5.5 V

= 2.5 V至3.6 V

民

2.5

140

115

B版本

典型值

最大

5.5

250

200

单位

μA

DAC的活跃，不包括负载电流。无缓冲

参考V

= V

, V

= GND

增加50 μA，在V

REF

＆ GT ; V

= 100毫伏。

在缓冲模式下，额外电流为（ 5 + V

REF

DAC

) μA,

其中R

DAC

是电阻串的电阻。

条件/评论

（省电模式）

= 4.5 V至5.5 V

= 2.5 V至3.6 V

0.2

0.08

μA

参见术语部分。

温度范围： B版本： -40°C至+ 105°C ;一般规格为25 ℃。

线性使用缩小代码范围进行测试： AD5330 （代码8到代码255 ） ; AD5331 （代码28到代码1023 ） ; AD5340 / AD5341 （代码115代码4095 ）。

DC特定网络阳离子与输出空载测试。

这对应于x的代码。 X =死区电压/ LSB大小。

通过设计和特性保证，未经生产测试。

为放大器输出达到最小电压，偏移误差必须是负的。对于放大器的输出达到其最大电压，V

REF

= V

和抵消加

增益误差必须为正。

AC特性

= 2.5 V至5.5 V.

= 2 kΩ到GND ，C

= 200 pF到GND ;所有特定网络阳离子牛逼

民

给T

最大

中，除非另有说明。

表2中。

参数

输出电压建立时间

AD5330

AD5331

AD5340

AD5341

压摆率

主编码转换毛刺能量

数字馈通

乘法带宽

总谐波失真

B版本

最小典型最大

0.7

0.5

200

单位

μs

V / μs的

纳伏/秒

千赫

条件/评论

REF

= 2 V ;参见图29

扩展到规模的变化（ 0X40来为0xC0 ）

规模规模的变化（为0x100至0x300处）

规模规模的变化（ 0×400 ，以量0xC00 ）

1 LSB变化主进位

REF

= 2 V ±0.1 V P-P ;无缓冲模式

REF

= 2.5 V ±0.1 V P-P ;频率= 10千赫

通过设计和特性保证，未经生产测试。

参见术语部分。

温度范围： B版本： -40°C至+ 105°C ;一般规格为25 ℃。

版本A |第28 4

AD5330/AD5331/AD5340/AD5341

时序特性

1, 2, 3

= 2.5 V至5.5 V ，所有特定网络阳离子牛逼

民

给T

最大

中，除非另有说明。

表3中。

参数

在T限制

民

, T

最大

4.5

单位

ns（最小值）

条件/评论

CS到WR建立时间。

CS到WR保持时间。

WR脉冲宽度。

数据显示， GAIN ， BUF ， HBEN设置时间。

数据显示， GAIN ， BUF ， HBEN保持时间。

同步模式; WR下降到LDAC下降。

同步模式; LDAC下降沿到WR上升。

同步模式; WR上升到LDAC上升。

异步模式; LDAC上升到WR上升。

异步模式; WR上升到LDAC下降。

LDAC脉冲宽度。

CLR的脉冲宽度。

WR周期之间的时间。

通过设计和特性保证，未经生产测试。

所有输入信号均采用t指定

= t

= 5纳秒（10％ 90 ％的V

）和定时从一个电压电平（V

+ V

)/2.

参见图2 。

数据显示，

GAIN ，

BUF ，

HBEN

LDAC

CLR

06852-002

注意事项：

LDAC同步更新模式

异步LDAC更新模式

图2.并行接口时序图

版本A |第28 5