a
初步的技术数据
特点
单调DNL < ± 1 LSB
处于零电平精度提高
2μs快速建立时间
上电复位
3线串行数据输入
25MHz的数据加载速率
内部参考电压
+ 4.5V至+ 5.5V单电源供电
应用
增益&数字控制失调
二进制补码
双通道， 12位DAC
AD5329
读入寄存器的数据比特将被传输到内部
当所述选通输入，则返回到逻辑高的DAC寄存器。
输出传输方程为：
V
OUT
= [ （ D- 2048 ） / 4096 * V
DACREF
] + V
BZ
其中D为12位的十进制数据，和V
OUT
, V
DACREF
, V
BZ
与
相对于地面。
在AD5329可在紧凑1.1毫米瘦
SOIC-10
封装。所有部件都保证工作在工业
温度范围为0℃至+ 70℃。
引脚配置
V
DD
1
SDA 2
NC 3
V
OUTB
4
V
OUTA
5
10 GND
9 SCLK
8 FSYNC
7 NC
6 V
BZ
概述
的AD5329是一个串行输入，双12位数字 - 模拟转换器
接受两个补码的编码。的内部电压
基准生成稳定的2V DACREF 。该缓冲DACREF
生成的输出引脚V系统双极接地参考
BZ
。该
在一个4V的双极性DAC输出摆幅方案
PP
范围内。该装置是
操作从5伏指定± 10％。
数据在时钟上升沿（ SCLK ）首次加载MSB时
帧同步（ FSYNC ）输入为低电平有效。串行时钟输入字
是16位含有一个地址位的最高有效位的位置。在过去的12
模型
AD5329KRM-REEL7
订购指南
水库
温度
包
包
（比特）
范围
说明选项
12
0/+70°C
SOIC-10
RM-10
功能框图
V
BZ
(V
REF
)
V
DD
X2
V
BZ
+ 2V
V
OUTA
AD5329
+2V
+
V
DACREF
-
X2
V
BZ
- 2V
V
BZ
+ 2V
V
OUTB
V
BZ
- 2V
GND
解码器软件
驱动程序
12
解码器软件
驱动器B
12
FSYNC
EN
ADDR
解码
SCLK
A0
DAC A
注册
DAC B
注册
12
SDI
16-Bit
串行输入寄存器
D11 ...............D0
电源
RESET
REV中国， 99年12月20日
信息ADI公司提供的被认为是准确和可靠。
但是，没有责任承担由Analog Devices供其使用;也不对任何
侵犯第三方专利或其他权利的可能导致其使用。没有
获发牌照以暗示或其他方式模拟的任何专利或专利权
设备。
一个技术的方式， P.O.盒9106 ，
诺伍德，MA 02062-9106 ü
.
S
.
A
.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 617 / 326-8703
·模拟
设备公司， 1998年
AD5329 - 规格参数
电气特性
(V
DD
= + 5V ±10 ％ ， 0 ℃， <牛逼
A
< + 70℃ ，除非另有说明）。
参数
DC特性
决议
微分非线性误差
积分非线性误差
积分非线性误差
满量程温度系数
2
正满量程误差
双极性零刻度误差
负满量程误差
模拟输出
标称正满量程
正满量程温度系数
2
标称V
BZ
输出电压
双极性零点输出电阻
2
额定峰峰值输出摆幅
数字输入
输入逻辑高
输入逻辑低电平
输入电流
输入电容
2
电源
电源电压范围
电源电流
在关断电源电流
功耗
3
电源灵敏度
动态特性
2
建立时间
SCLK时钟周期时间
输入时钟脉冲宽度
数据建立时间
数据保持时间
FSYNC至SCLK有效沿建立时间
SCLK为FSYNC保持时间
最小FSYNC高时间
注意事项：
1.
2.
3.
4.
标准结构代表的平均读数为+ 25°C和V
DD
= +5V.
通过设计保证，不受生产测试。
PDISS从（ IDD X VDD ）计算。 CMOS逻辑电平输入导致最小的功耗。
看测量值的位置的时序图。所有输入的控制电压被指定与指定tR = tF = 2ns的（10 ％90％的在+ 3V ），并在1.5V的电压电平的定时。开关特性
使用V测
DD
= + 5V 。输入逻辑应该有一个1V /微秒最小转换速率。
符号
N
DNL
INL
INL
V
FS
/T
V
FSE +
V
BZSE
V
-FSE
V
OUTA / B
TCV
OUTA / B
V
BZ
R
BZ
|V
+ FS
| + |V
-FS
|
V
IH
V
IL
I
IL
C
IL
V
DD范围
I
DD
I
DD_SHDN
P
DISS
PSS
t
S
t
1
t
2
, t
3
t
4
t
5
t
6
t
7
t
8
条件
民
12
–1
–0.05
–0.02
–0.1
–0.1
–0.1
典型值
1
最大
单位
位
最低位
％ FS
％ FS
PPM /°C的
％ FS
V
％ FS
伏
PPM /°C的
伏
欧姆
伏
V
V
A
pF
V
mA
A
mW
%/%
s
ns
ns
ns
ns
ns
ns
ns
在V 256码
BZ
代码= 7FF
H
代码= 7FF
H
代码= 000
H
代码= 800
H
代码= 7FF
H
代码= 7FF
H
代码7FF
H
编码800
H
V
DD
= +5V
V
DD
= +5V
V
IN
= 0V或+ 5V ，V
DD
= +5V
±0.5
±0.02
±0.01
100
-0.05
+0.1
-0.05
4
±100
2
1
4
+1
+0.05
+0.02
+0.1
+0.1
+0.1
2.4
0.8
±1
5
4.5
5.5
2.5
40
12.5
0.0002
2
35
20
5
5
10
0
35
V
IH
= V
DD
或V
IL
= 0V
V
IH
= V
DD
或V
IL
= 0V ， B14 = 0
V
IH
= V
DD
或V
IL
= 0V, V
DD
= +5.5V
V
DD
= +5V ±10%
对于16 LSB阶跃变化
0.01
3
接口时序特性
2,4
时钟级别低或高
REV中华人民共和国99年12月20日
–2–
包含在这个初步数据表的信息描述了在早期定义阶段的产物。没有保证的是，这里包含的信息将成为其存在于最终产品
形式。有关最新信息，请联系华Heinzer / Analog Devices公司，加利福尼亚州圣克拉拉电话408 562-7254 ;传真408 562-7154 ;电子邮件; walt.heinzer@analog.com
二进制补码，双12位DAC
绝对最大额定值
(T
A
= + 25 ° C，除非
另有说明）
V
DD
到GND ................................................ ........... -0.3 ， + 6V
V
OUTA
, V
OUTB
, V
BZ
到GND ....................................... 0V ，V
DD
数字输入电压GND ....................... 0V ，V
DD
+0.3V
工作温度范围.......................... 0 ° C至+ 70°C
最高结温（T
j max的情况
)................. +150°C
存储温度................................... -65C至+ 150C
引线温度（焊接， 10秒） ....................... + 300℃
封装功耗....................... （T
JMAX
- T
A
) /
θ
JA
热阻
θ
JA ，
μSOIC
-10 ................................................ ..... 206 ° C / W
AD5329补码编码
二进制
十六进制规模
0111 1111 1111 7 F F
+ FS
0111 1111 1110 7 F F
+FS-1LSB
0000 0000 0001
0000 0000 0000
1111 1111 1111
1000 0000 0001
1000 0000 0000
1
SDI
AD5329
0
1
SCLK
0
1
FSYNC
0
A0
X
SD
0
D11
D10
D9
D8
D7
D6
D5
D4
D3
AD5329
V
DD
SDA
NC
V
OUTB
V
OUTA
V
BZ
NC
FSYNC
电源正极，规定工作
在+ 5V 。
串行数据输入， MSB格式
无连接
DAC B电压输出（ A0 =逻辑“1”）
DAC电压输出（ A0 =逻辑“0” ）
虚拟双极性归零（有源输出）
无连接
帧同步输入，低电平有效。当
FSYNC
返回高数据的串行输入寄存器
被转移到DAC寄存器中。
串行时钟输入，上升沿触发
地
表2：
AD5329引脚说明
针
名字
描述
1
2
3
4
5
6
7
8
9
10
SCLK
GND
表1 ： AD5329串行数据字格式
ADDR
数据
B16 B15 B14 B13 B12 B11
A0 X
SD
0 D11 D10
最高位
＆ LT ;＆ GT ;
＆ LT ;＆ GT ;
B4
D3
B3
D2
B2
D1
B1
D0
最低位
0 0 1
0 0 0
F F F
8 0 1
8 0 0
BZS+1LSB
BZS
BZS-1LSB
-FS+1LSB
-FS
SD ：关机是高电平有效B14 = "1" 。两个DAC和DACREF
成为开路。
D2
D1
D0
图1a。时序图
REV中华人民共和国99年12月20日
–3–
包含在这个初步数据表的信息描述了在早期定义阶段的产物。没有保证的是，这里包含的信息将成为其存在于最终产品
形式。有关最新信息，请联系华Heinzer / Analog Devices公司，加利福尼亚州圣克拉拉电话408 562-7254 ;传真408 562-7154 ;电子邮件; walt.heinzer@analog.com
二进制补码，双12位DAC
1
SDI
0
t
4
1
SCLK
t
3
0
1
FSYNC
0
t
6
t
1
t
8
t
7
t
2
t
5
Dx
Dx
Dx
Dx
AD5329
t
S
1
V
OUT
0
±1LSB
错误
BAND
图1b。详细时序图
手术
该AD5329提供了一个12位， 2的补码，双电压输出
数字 - 模拟转换器。的16位串行的第一个数据位
寄存器进行解码，以确定哪些DAC寄存器（ DAC A ：
A0 =“ 0”时， DAC， B： A 0 = “1”）将被装入的最后12位的
数据。
表3 ：输入逻辑控制真值表
SCLK
L
P
L
X
FSYNC
H
L
P
L
注册活动
无移位寄存器的影响
将一位从SDA引脚。
SR传输数据到DAC寄存器
无操作
外形尺寸
以英寸显示尺寸（mm ）
注： P =上升沿， X =不关心， SR =移位寄存器
在规格表中的数据设置和数据保持时间
确定该数据有效时间的要求。在过去的12比特的
输入到串行寄存器的数据字被保持时
FSYNC
回报
高。
上电复位电路，内部功率清除串行输入寄存器
全零，并设置两个DAC寄存器V
BZ
（零码） 。
所有数字输入的ESD保护，提供一系列的输入电阻和
如图7平行齐纳适用于数字输入引脚
SCLK ，SDA
FSYNC
1K
逻辑
图7.等效ESD保护电路
REV中华人民共和国99年12月20日
–4–
包含在这个初步数据表的信息描述了在早期定义阶段的产物。没有保证的是，这里包含的信息将成为其存在于最终产品
形式。有关最新信息，请联系华Heinzer / Analog Devices公司，加利福尼亚州圣克拉拉电话408 562-7254 ;传真408 562-7154 ;电子邮件; walt.heinzer@analog.com
QQ：2880707522 复制
