a
特点
自动检测采样频率
无需编程
衰减采样时钟抖动
3.3 V ， 5 V输入和3.3V内核电源电压
接受16- / 18- / 20- / 24位数据
高达192 kHz的采样率
从7.75的输入/输出采样率： 11： 8
旁路模式
多AD1895 TDM菊花链模式
128分贝信号与噪声和动态范围
（ A加权， 20 Hz至20 kHz的带宽）
截至-122 dB的THD + N
线性相位FIR滤波器
硬件可控软静音
支持256 F
S
, 512 f
S
或768 F
S
主模式
时钟
灵活的三线串行数据端口与左对齐，
I
2
S，右对齐（ 16-， 18- ， 20-， 24位）和TDM
串行端口模式
主/从机输入和输出模式
28引脚SSOP塑料包装
应用
家庭影院系统，汽车音响系统，
DVD ， DVD -R ， CD -R ，机顶盒，数字音频
效果处理器
192 kHz立体声异步
采样速率转换器
AD1895*
功能框图
RESET
VDD_IO VDD_CORE
MUTE_I
SDATA_I
SCLK_I
LRCLK_I
SMODE_IN_0
SMODE_IN_1
SMODE_IN_2
绕行
MUTE_O
时钟分频器
只读存储器
WLNGTH_O_0
WLNGTH_O_1
串行
输入
数字
PLL
FIR
滤波器
串行
产量
FIFO
FS
OUT
FS
IN
AD1895
SDATA_O
SCLK_O
LRCLK_O
TDM_IN
SMODE_O_0
SMODE_O_1
MCLK_I
MSMODE_0
MSMODE_2
MCLK_O
MSMODE_1
一个数字信号处理器。串行输出数据被向下抖动
为20， 18或16位时， 20-， 18-或16位输出数据被选择。
的AD1895采样率的数据从串行输入转换成
端口到串行输出端口的采样速率。采样率
在串行输入端口可以是异步的相对于该
输出串行端口的输出采样率。主时钟
的AD1895 ， MCLK ，可以是异步的，以两个序列
输入和输出端口。
MCLK既可以片或片上由AD1895产生
主时钟振荡器。因为MCLK可以是异步的
输入或输出的串行端口，一个晶体可以用来产生
MCLK的内部，以减少对噪声和EMI辐射
板。当MCLK同步到任何输出或输入
串行端口时， AD1895可以在主控模式下，可配置
MCLK被分割下来并用于产生左/右
和位时钟的串口是同步的MCLK 。
在AD1895支持256主模式
×
f
S
, 512
×
f
S
和
768
×
f
S
对于输入和输出的串行端口。
从概念上讲， AD1895插值由串行输入数据
为2的速率
20
和样品的内插数据流
输出采样率。在实践中，一个64抽头的FIR滤波器， 2
20
polyphases ，一个FIFO ，其测量时间的数字伺服环路
在5个ps的输入和输出样本之间的差异，以及一
数字电路来跟踪采样率比用于执行
插值输出采样。参阅理论
操作部分。数字伺服环路和采样率比
电路自动跟踪的输入和输出采样率。
（下转第15页）
产品概述
该AD1895是一个24位的高性能，单芯片，第二
代异步采样率转换器。根据
ADI公司的经验与它的第一个异步
采样率转换器，该AD1890的AD1895提供了改进的
性能和更多的功能。这种改进的性能
包括： THD + N的范围为-115 dB到-122 dB的视
对采样率和输入频率128分贝（A计权）
动态范围， 192千赫的采样频率对输入和
输出的采样速率，改进的抖动抑制，和1:8上采样
和7.75 ： 1下采样率。其他功能还包括
多个串行格式，旁路模式，并且更好的接口来
数字信号处理器。
该AD1895有一个3线接口为串行输入和
支持左对齐的输出口，我
2
S，右对齐
（ 16-， 18- ， 20-， 24比特）模式。此外，串行输出
端口支持TDM模式菊花链的多个AD1895s到
*专利
正在申请中。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2001
AD1895–SPECIFICATIONS
测试条件除非另有说明
电源电压
VDD_CORE
VDD_IO
环境温度
输入时钟
输入信号
测量带宽
字宽
负载电容
输入电压HI
输入电压LO
3.3 V
5.0 V或3.3 V
25°C
30.0兆赫
1.000千赫， 0 dBFS的
20至f
S_OUT
/ 2赫兹
24位
50 pF的
2.4 V
0.8 V
特定网络阳离子如有更改，恕不另行通知。
数字性能（ VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
参数
决议
采样率@ MCLK_I = 30 MHz的
采样率（ @其他钟表大师）
1
采样率比率
采样
下采样
动态范围
2
（20赫兹至f
S_OUT
/ 2 ， 1千赫， -60 dBFS的输入） A加权
44.1千赫48千赫
48千赫44.1千赫
48千赫96千赫
44.1千赫： 192千赫
96千赫48千赫
192千赫32千赫
（20赫兹至f
S_OUT
/ 2 ， 1千赫， -60 dBFS的输入）无滤波器
44.1千赫48千赫
48千赫44.1千赫
48千赫96千赫
44.1千赫： 192千赫
96千赫48千赫
192千赫32千赫
总谐波失真+噪声
2
（20赫兹至f
S_OUT
/ 2 ， 1千赫， 0 dBFS的输入）无滤波器
最坏的情况（ 48千赫： 96千赫）
3
44.1千赫48千赫
48千赫44.1千赫
48千赫96千赫
44.1千赫： 192千赫
96千赫48千赫
192千赫32千赫
通道间增益不匹配
通道间相位偏差
静音衰减（ 24位字宽）
民
典型值
最大
单位
位
千赫
千赫
24
6
215
MCLK_I/5000
≤
f
S_OUT
≤
MCLK_I/138
1:8
7.75:1
128
128
128
128
127
127
125
125
125
125
124
124
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
–115
–120
–119
–118
–120
–122
–122
0.0
0.0
–127
dB
dB
dB
dB
dB
dB
dB
dB
度
dB
笔记
1
较低的采样速率比由如下公式给出是可能的，但抖动抑制会降低。
2
请参考DNR和THD + N的数字在很宽范围的输入和输出采样率的典型性能特性部分。
3
对于任何其他比率，最小的THD + N会比-115分贝更好。请参考详细的性能曲线。
特定网络阳离子如有更改，恕不另行通知。
–2–
REV 。一
数字定时（ -40℃ <牛逼
A
< + 105 ℃， VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
AD1895
最大
30.0
2, 3
参数
1
t
MCLKI
f
MCLK
t
MPWH
t
MPWL
MCLK_I期
MCLK_I频率
MCLK_I脉宽高
MCLK_I脉宽低
民
33.3
8
12
8
8
8
8
3
3
3
单位
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
输入串行端口时序
t
LRIS
LRCLK_I安装程序SCLK_I
t
SIH
SCLK_I脉宽高
t
SIL
SCLK_I脉宽低
SDATA_I安装程序SCLK_I上升沿
t
DIS
t
DIH
从SCLK_I上升沿SDATA_I保持
输出串行端口时序
TDM_IN安装程序SCLK_O下降沿
t
TDMS
t
TDMH
从SCLK_O下降沿TDM_IN保持
SDATA_O传播延迟，从SCLK_O ， LRCLK_O
t
DOPD
SDATA_O从SCLK_O举行
t
DOH
t
LRoS
LRCLK_O安装程序SCLK_O （仅TDM模式）
LRCLK_O从SCLK_O保持（ TDM模式）
t
LROH
t
SOH
SCLK_O脉宽高
t
SOL
SCLK_O脉宽低
t
RSTL
复位脉冲宽度LO
20
3
5
3
10
5
200
笔记
1
请参考时序图科。
2
可能的最大采样速率是：
FS
最大
=
f
MCLK
/138.
3
f
MCLK
高达34兆赫，可以在下列条件下： 0∞C <
A
< 70∞C ， 45/55或更好MCLK_I占空比。
特定网络阳离子如有更改，恕不另行通知。
时序图
我MCLK
LRCLK_I
t
LRIS
SCLK我
t
SIH
RESET
t
DIS
我SDATA
t
SIL
t
RSTL
图2中。
RESET
定时
t
DIH
LRCLK
t
MPWH
t
SOH
SCLK
t
DOPD
SDATA
t
SOL
t
MPWL
t
DOH
t
LRoS
图3. MCLK_I时序
LRCLK
t
LROH
SCLK
t
TDMS
在TDM
t
TDMH
图1.输入和输出的串行端口时序（ SCLK I / O，
LRCLK I / O ， SDATA I / O ， TDM_IN ）
REV 。一
–3–
AD1895–SPECIFICATIONS
数字滤波器（ VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
参数
通带
通带纹波
过渡带
阻带
阻带衰减
群时延
特定网络阳离子如有更改，恕不另行通知。
民
典型值
最大
0.4535 f
S_OUT
±
0.016
0.5465 f
S_OUT
单位
Hz
dB
Hz
Hz
dB
0.4535 f
S_OUT
0.5465 f
S_OUT
–125
请参考本集团时滞方程组
数字I / O特性（ VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
参数
输入电压HI （V
IH
)
输入电压LO （V
IL
)
输入漏电流（I
IH
@ V
IH
= 5 V)
输入漏电流（I
IL
@ V
IL
= 0 V)
输入电容
输出电压HI （V
OH
@ I
OH
= -4毫安）
输出电压LO （V
OL
@ I
OL
= 4毫安）
输出源电流HI （我
OH
)
输出灌电流LO （我
OL
)
特定网络阳离子如有更改，恕不另行通知。
民
2.4
典型值
最大
0.8
2
–2
10
0.5
–4
+4
单位
V
A
A
pF
V
V
mA
mA
VDD_CORE - 0.5
5
VDD_CORE - 0.4
0.2
电源
参数
电源电压
VDD_CORE
VDD_IO *
主动电源电流
I_ CORE_ACTIVE
48千赫48千赫
96千赫96千赫
192千赫192千赫
I_IO_ACTIVE
关断电源电流： （所有时钟停止）
I_CORE_PWRDN
I_IO_PWRDN
特定网络阳离子如有更改，恕不另行通知。
民
3.135
VDD_CORE
典型值
3.3
3.3/5.0
20
26
43
2
0.5
10
最大
3.465
5.5
单位
V
V
mA
mA
mA
mA
mA
A
*对于
3.3 V电压输入， VDD_IO电源应设置为3.3 V ;然而， VDD_CORE电源电压不应超过VDD_IO 。
–4–
REV 。一
AD1895
电源（ VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
参数
总有功功率损耗
48千赫48千赫
96千赫96千赫
192千赫192千赫
总功率耗散下： （ RESET LO ）
特定网络阳离子如有更改，恕不另行通知。
民
典型值
65
85
132
2
最大
单位
mW
mW
mW
mW
温度范围
参数
规格保证
功能保证
存储
热阻，
θ
JA
（结到环境）
特定网络阳离子如有更改，恕不另行通知。
民
–40
–55
典型值
25
最大
+105
+150
单位
°C
°C
°C
° C / W
109
绝对最大额定值*
参数
电源
VDD_CORE
VDD_IO
数字输入
输入电流
输入电压
环境温度（操作）
民
–0.3
–0.3
DGND - 0.3
–40
最大
+3.6
+6.0
±
10
VDD_IO + 0.3
+105
单位
V
V
mA
V
°C
*讲
超过绝对最大额定值可能会导致器件永久性损坏。这是一个压力只有额定值。的功能操作
器件在这些或以上的本规范操作章节中所示的任何其他条件不暗示。暴露在绝对最大额定值条件
长时间可能会影响器件的可靠性。
订购指南
模型
AD1895YRS
AD1895YRSRL
温度范围
-40 ° C至+ 105°C
-40 ° C至+ 105°C
包装说明
28引脚SSOP
28引脚SSOP
封装选项
RS-28
关于13"卷轴RS - 28
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
在AD1895具有专用ESD保护电路，永久性的损害可能发生
器件经受高能量静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
警告！
ESD敏感器件
REV 。一
–5–
a
特点
自动检测采样频率
无需编程
衰减采样时钟抖动
3.3 V至5 V输入和3.3V内核电源电压
接受16- / 18- / 20- / 24位数据
高达192 kHz的采样率
从7.75的输入/输出采样率： 11： 8
旁路模式
多AD1895 TDM菊花链模式
128分贝信号与噪声和动态范围
（ A加权， 20 Hz到20 kHz BW）
截至-122 dB的THD + N
线性相位FIR滤波器
硬件可控软静音
支持256 F
S
, 512 f
S
或768 F
S
主模式
时钟
灵活的3线串行数据端口与左对齐，
I
2
S，右对齐（ 16-， 18- ， 20-， 24位）和TDM
串行端口模式
主/从机输入和输出模式
28引脚SSOP塑料包装
应用
家庭影院系统，汽车音响系统，
DVD ， DVD -R ， CD -R ，机顶盒，数字音频
效果处理器
192 kHz立体声异步
采样速率转换器
AD1895
*
功能框图
RESET
VDD_IO VDD_CORE
MUTE_IN
SDATA_I
SCLK_I
LRCLK_I
SMODE_IN_0
SMODE_IN_1
SMODE_IN_2
绕行
MUTE_OUT
时钟分频器
只读存储器
串行
输入
FIFO
FS
OUT
FS
IN
AD1895
SDATA_O
SCLK_O
LRCLK_O
TDM_IN
数字
PLL
FIR
滤波器
串行
产量
SMODE_OUT_0
SMODE_OUT_1
WLNGTH_OUT_0
WLNGTH_OUT_1
MCLK_IN MMODE_0
MMODE_2
MCLK_OUT MMODE_1
一个数字信号处理器。串行输出数据被向下抖动
为20， 18 ，或16比特时20-， 18- ，或16位的输出数据是
选择。在AD1895的采样速率从数据转换
串行输入端口到串行输出端口的采样速率。该
在串行输入端口的采样率可以是异步的
对于输出串行端口的输出采样率。该
主时钟到AD1895 ， MCLK ，可以是异步的，以
两个串行输入和输出端口。
MCLK既可以片或片上由AD1895产生
主时钟振荡器。因为MCLK可以是异步的
输入或输出的串行端口，一个晶体可以用来产生
MCLK的内部，以减少对噪声和EMI辐射
板。当MCLK同步到任何输出或输入
串行端口时， AD1895可以在主控模式下，可配置
MCLK被分割下来并用于产生左/右
和位时钟的串口是同步的MCLK 。
在AD1895支持256主模式
×
f
S
, 512
×
f
S
和
768
×
f
S
对于输入和输出的串行端口。
从概念上讲， AD1895插值由串行输入数据
为2的速率
20
和样品的内插数据流
输出采样率。在实践中，一个64抽头的FIR滤波器， 2
20
polyphases ，一个FIFO ，其测量时间的数字伺服环路
在5个ps的输入和输出样本之间的差异，以及一
数字电路来跟踪采样率比用于执行
插值输出采样。参阅理论
操作部分。数字伺服环路和采样率比
电路自动跟踪的输入和输出采样率。
（下转第15页）
产品概述
该AD1895是24位，高性能，单芯片，第二
代异步采样率转换器。根据
ADI公司的经验，它的第一个异步采样
速度转换器，将AD1890 ， AD1895的报价提高perfor-
曼斯和附加功能。这种改进的性能
包括： THD + N的范围为-115 dB到-122 dB的视
对采样率和输入频率128分贝（A计权）
动态范围， 192千赫的采样频率对输入和
输出的采样速率，改进的抖动抑制，和1:8上采样
和7.75 ： 1下采样率。其他功能还包括
多个串行格式，旁路模式，并且更好的接口来
数字信号处理器。
该AD1895有一个3线接口为串行输入和
支持左对齐的输出口，我
2
S，右对齐
（ 16-， 18- ， 20-， 24比特）模式。此外，串行输出
支持端口的TDM模式菊花链的多个AD1895s到
*专利
正在申请中。
版本B
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2002年
AD1895–SPECIFICATIONS
试验条件下，除非另有说明。
电源电压
VDD_CORE 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3.3 V
VDD_IO 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 5.0 V或3.3 V
环境温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 25℃
输入时钟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 30.0兆赫
输入信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1.000千赫， 0 dBFS的
测量带宽。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 20至f
S_OUT
/ 2赫兹
字宽。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 24位
负载电容。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 50 pF的
输入电压高。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2.4 V
输入电压低。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.8 V
数字性能（ VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
参数
决议
采样率@ MCLK_IN = 30 MHz的
采样率（ @其他钟表大师）
1
采样率比率
采样
下采样
动态范围
2
（20赫兹至f
S_OUT
/ 2 ， 1千赫， -60 dBFS的输入） A加权
44.1千赫48千赫
48千赫44.1千赫
48千赫96千赫
44.1千赫： 192千赫
96千赫48千赫
192千赫32千赫
（20赫兹至f
S_OUT
/ 2 ， 1千赫， -60 dBFS的输入）无滤波器
44.1千赫48千赫
48千赫44.1千赫
48千赫96千赫
44.1千赫： 192千赫
96千赫48千赫
192千赫32千赫
总谐波失真+噪声
2
（20赫兹至f
S_OUT
/ 2 ， 1千赫， 0 dBFS的输入）无滤波器
最坏的情况（ 48千赫： 96千赫）
3
44.1千赫48千赫
48千赫44.1千赫
48千赫96千赫
44.1千赫： 192千赫
96千赫48千赫
192千赫32千赫
通道间增益不匹配
通道间相位偏差
民
典型值
24
最大
单位
位
6
215
千赫
千赫
MCLK_IN/5000
≤
f
S_MAX
< MCLK_IN / 138
1:8
7.75:1
128
128
128
128
127
127
125
125
125
125
124
124
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
dB
–115
–120
–119
–118
–120
–122
–122
0.0
0.0
–127
dB
dB
dB
dB
dB
dB
dB
dB
度
dB
静音衰减（ 24位字宽） （ A- WEIGHT）
笔记
1
较低的采样率比那些由如下公式给出是可能的，但抖动抑制会降低。
2
请参考DNR和THD + N号的典型性能特性部分在很宽范围的输入和输出采样率。
3
对于任何其他比率，最小的THD + N会比-115分贝更好。请参考详细的性能曲线。
特定网络阳离子如有更改，恕不另行通知。
–2–
版本B
数字定时（ -40℃ <牛逼
A
< + 105 ℃， VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
AD1895
最大
30.0
2, 3
单位
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
1
t
MCLKI
f
MCLK
t
MPWH
t
MPWL
MCLK_IN期
MCLK_IN频率
MCLK_IN脉宽高
MCLK_IN脉宽低
民
33.3
9
12
8
8
8
8
3
3
3
输入串行端口时序
LRCLK_I安装程序SCLK_I
t
LRIS
SCLK_I脉宽高
t
SIH
SCLK_I脉宽低
t
SIL
t
DIS
SDATA_I安装程序SCLK_I上升沿
t
DIH
从SCLK_I上升沿SDATA_I保持
输出串行端口时序
TDM_IN安装程序SCLK_O下降沿
t
TDMS
t
TDMH
从SCLK_O下降沿TDM_IN保持
t
DOPD
SDATA_O传播延迟，从SCLK_O ， LRCLK_O
SDATA_O从SCLK_O举行
t
DOH
t
LRoS
LRCLK_O安装程序SCLK_O （仅TDM模式）
t
LROH
LRCLK_O从SCLK_O保持（ TDM模式）
SCLK_O脉宽高
t
SOH
SCLK_O脉宽低
t
SOL
t
RSTL
RESET
脉冲宽度低
20
3
5
3
10
5
200
笔记
1
请参考时序图部分。
2
可能的最大采样速率是： FS
最大
= f
MCLK
/138.
3
f
MCLK
高达34兆赫，可以在下列条件下： 0∞C <
A
< 70℃， 45/55或更好MCLK_IN占空比。
特定网络阳离子如有更改，恕不另行通知。
时序图
MCLK IN
LRCLK_I
t
LRIS
SCLK我
t
SIH
RESET
t
DIS
我SDATA
t
SIL
t
RSTL
图2中。
RESET
定时
t
DIH
LRCLK
t
MPWH
t
SOH
SCLK
t
DOPD
SDATA
t
SOL
t
MPWL
t
DOH
t
LRoS
LRCLK
图3. MCLK_IN时序
t
LROH
SCLK
t
TDMS
在TDM
t
TDMH
图1.输入和输出的串行端口时序（ SCLK_I / O ，
LRCLK_I / O， SDATA_I / O ， TDM_IN ）
版本B
–3–
AD1895–SPECIFICATIONS
数字滤波器（ VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
参数
通带
通带纹波
过渡带
阻带
阻带衰减
群时延
特定网络阳离子如有更改，恕不另行通知。
民
典型值
最大
0.4535 f
S_OUT
±
0.016
0.5465 f
S_OUT
单位
Hz
dB
Hz
Hz
dB
0.4535 f
S_OUT
0.5465 f
S_OUT
–125
请参考本集团时滞方程组
数字I / O特性（ VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
参数
输入高电压（ V
IH
)
输入电压低（V
IL
)
输入漏电流（I
IH
@ V
IH
= 5 V)
输入漏电流（I
IL
@ V
IL
= 0 V)
输入电容
输出电压高（V
OH
@ I
OH
= -4毫安）
输出电压低（V
OL
@ I
OL
= 4毫安）
输出源电流高（我
OH
)
输出灌电流低（我
OL
)
特定网络阳离子如有更改，恕不另行通知。
民
2.4
典型值
最大
0.8
+2
–2
10
0.5
–4
+4
单位
V
V
A
A
pF
V
V
mA
mA
VDD_CORE - 0.5
5
VDD_CORE - 0.4
0.2
电源
参数
电源电压
VDD_CORE
VDD_IO *
主动电源电流
I_CORE_ACTIVE
48千赫48千赫
96千赫96千赫
192千赫192千赫
I_IO_ACTIVE
民
3.135
VDD_CORE
典型值
3.3
3.3/5.0
最大
3.465
5.5
单位
V
V
20
26
43
2
0.5
10
mA
mA
mA
mA
mA
A
关断电源电流： （所有时钟停止）
I_CORE_PWRDN
I_IO_PWRDN
特定网络阳离子如有更改，恕不另行通知。
*对于
3.3 V电压输入， VDD_IO电源应设置为3.3 V ;然而， VDD_CORE电源电压不应超过VDD_IO 。
–4–
版本B
AD1895
电源（ VDD_CORE = 3.3 V
5 ％ ， VDD_IO = 5.0 V
10%)
参数
总有功功率损耗
48千赫48千赫
96千赫96千赫
192千赫192千赫
完全掉电耗散（ RESET LOW ）
特定网络阳离子如有更改，恕不另行通知。
民
典型值
65
85
132
2
最大
单位
mW
mW
mW
mW
温度范围
参数
规格保证
功能保证
存储
热阻，
θ
JA
（结到环境）
特定网络阳离子如有更改，恕不另行通知。
民
–40
–55
典型值
25
最大
+105
+150
单位
°C
°C
°C
° C / W
109
绝对最大额定值*
参数
电源
VDD_CORE
VDD_IO
数字输入
输入电流
输入电压
环境温度（操作）
民
–0.3
–0.3
最大
+3.6
+6.0
±
10
VDD_IO + 0.3
+105
单位
V
V
mA
V
°C
DGND - 0.3
–40
*讲
超过绝对最大额定值可能会导致器件永久性损坏。这是一个压力只有额定值。的功能操作
器件在这些或以上的本规范操作章节中所示的任何其他条件不暗示。暴露在绝对最大额定值条件
长时间可能会影响器件的可靠性。
订购指南
模型
AD1895AYRS
AD1895AYRSRL
温度范围
-40 ° C至+ 105°C
-40 ° C至+ 105°C
包装说明
28引脚SSOP
28引脚SSOP
封装选项
RS-28
关于13"卷轴RS - 28
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
在AD1895具有专用ESD保护电路，永久性的损害可能发生
设备受到高能静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
警告！
ESD敏感器件
版本B
–5–
QQ：2881677436 复制
