a
特点
低成本
LQFP和PDIP封装
3 V电源额定性能，超低功耗
自动检测采样频率，无
编程要求
拒绝采样时钟抖动
适应动态改变异步
采样时钟
8 kHz至56 kHz的采样时钟频率范围
约1：2至2 ：样品之间的1比
钟
-96 dB的THD + N在1 kHz
96分贝动态范围
最佳时钟跟踪控制，慢速/快速建立
模式
在所有模式下的线性相位
自动输出静音
灵活的四线串行接口与右对齐
模式
掉电模式
片上振荡器
应用
消费者的CD -R ， DAT ， DCC ，MD和8mm录像带
录像机含便携式电脑
数字音频通信/网络系统
电脑多媒体系统
低成本SamplePort
16位立体声异步
采样速率转换器
AD1893
系统框图
例子
频率：
DAT 48kHz的OR
CD的44.1kHz或
广播32kHz的
例子
频率：
DAT 48kHz的OR
CD的44.1kHz或
广播32kHz的
AD1893
输入采样时钟
输入的串行数据
输出采样时钟
输出串行数据
的AD1893使用多速率数字信号处理技术
到从所述输入样本构造一个输出采样流
流。输入字宽度为4到16位的AD1893 。
输入较短的话是会自动补零的最低有效位。
输出字宽度为24位。用户可以接收尽可能多的
的输出位按需要。内部算法进行
22位系数和27位累加。数码
样品处理，具有单位增益。
输入和输出的控制信号允许相当大的
灵活性，用于连接到各种DSP芯片， AES / EBU
接收器和发射器和用于I
2
兼容设备。输入
和输出数据可以独立地为右手或左手（或
没有一个比特时钟延迟）调整到左/右时钟
边缘。在右对齐模式下， MSB延迟16位
由左/右时钟边沿转换时钟周期。输入
输出数据也可以是独立地对齐于字
时钟上升缘。数据对齐选项进行编码的
2模式的标签以获得两个输入端口和输出端口。该
位时钟也可以为上升沿被独立配置
主动或下降沿有效运行。
在AD1893 SamplePort ASRC具有片上数字系数
对应于一个高度过采样0赫兹至20千赫兹的低
低通滤波器具有平坦的通带，非常窄的过渡带，
和阻带衰减的程度高。这些子集
滤波器系数被动态选择的基础上
输入采样时钟（ LR_I ）和间滤波比
输出采样时钟（ LR_O ） ，并且这些系数然后
在一个FIR卷积器用来执行采样率转换。
参考这个数据表的工作原理部分
更彻底的功能描述。所述低通滤波器具有
经过设计，使其充满20 kHz带宽保持
当输入和输出的采样时钟的频率是低
为44.1千赫。如果输出采样率下降到低于输入
采样率，对输入信号的带宽是自动
（下转第4页）
产品概述
在AD1893 SamplePort是一种全数字化，立体异步
采样率转换器（ ASRC ） ，解决了采样速率接口
在数字音频设备和相容性问题。 Concep-
tually ，该转换器内插输入数据到一个非常高的
内部采样速率为300 ps ，然后的时间分辨率决策
紧密配合下降到期望的输出采样率。该AD1893是
用于16位成本低，无的Varispeed应用中低
电压，低功耗（即，电池供电的）是必需的操作。
请参考AD1890 / AD1891数据手册中的其他产品
SamplePort家庭。此设备是异步因为频
在输入和输出之间的频率和相位关系
采样时钟（均为输入到AD1893 ASRC ）是任意
并且不必通过一个简单的整数比的关系。没有必要
明确地选择或编程的输入和输出采样时钟
频率为AD1893自动感应的关系
两个时钟之间。输入和输出采样时钟频率
quencies可以在名义上范围从8千赫至56千赫，并且比
它们之间可以从约1：2至2： 1 。
SamplePort是ADI公司的注册商标。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
万维网网站： http://www.analog.com
传真： 781 / 326-8703
ADI公司， 1998年
AD1893–SPECIFICATIONS
测试条件除非另有说明
电源电压
环境温度
晶振频率
负载电容
+3.0
25
16
100
V
°C
兆赫
pF
所有的最小值和最大值，除非另有说明测试。
性能
1
（保修期为V
DD
= + 3.3V至+ 5.0V
±
10%)
民
动态范围（ 20 Hz至20 kHz ， -60 dB输入）
总谐波失真+噪声
（ 20 Hz至20 kHz ，满量程输入，女
SOUT
/F
罪
与0.51和1.99 ）
（ 1 kHz的满量程输入，女
SOUT
/F
罪
在0.7和1.4）
（ 10 kHz的满量程输入，女
SOUT
/F
罪
在0.7和1.4）
通道间相位偏差
输入和输出采样时钟抖动
（为
≤1
分贝退化THD + N ，10 kHz的满量程输入，慢沉模式）
数字输入
（保修期为V
DD
= + 3.0V至+ 5.0V
±
10%)
民
V
IH
V
IL
(V
DD
≥
+3.0 V)
V
IL
(+2.7 V
≤
V
DD
< +3.0 V）
I
IH
@ V
IH
= + 5.0V ，所有引脚除了XTAL_I
I
IH
@ V
IH
= + 5.0V ，针脚XTAL_I
I
IL
@ V
IL
= 0 V ，所有引脚除了XTAL_I
I
IL
@ V
IL
= 0 V ， XTAL_I引脚
V
OH
@ I
OH
= -4毫安（V
DD
≥
+3.0 V)
V
OH
@ I
OH
= -4毫安（ +2.7 V
≤
V
DD
< +3.0 V）
V
OL
@ I
OL
= 4毫安
输入电容
1
2.0
0.8
0.7
4
6
4
6
2.4
2.2
0.4
15
最大
单位
V
V
V
A
A
A
A
V
V
V
pF
96
–94
–96
–95
0
10
最大
单位
dB
dB
dB
dB
度
ns
数字定时
（保修期为V
DD
= + 3.0V至+ 5.0V
±
10 ％ ），参见图26到28 。
民
t
水晶
F
水晶
t
PWL
t
威尔斯亲王医院
F
LRI
t
RPWL
t
RS
t
BCLK
F
BCLK
t
BPWL
t
BPWH
t
WSI
t
WSO
t
LRSI
t
LRSO
t
DS
t
DH
t
DPD
t
DOH
水晶期
晶体频率（ 1 / T
水晶
)
水晶LO脉宽
水晶HI脉宽
LR_I频率为16 MHz的晶振
1
RESET
LO脉宽
RESET
安装水晶落
BCLK_I / O周期
1
BCLK_I / O频率（ L / T
BCLK
)
1
BCLK_I / O LO脉宽
BCLK_I / O HI脉宽
WCLK_I安装程序BCLK_I
WCLK_O安装程序BCLK_O
LR_I安装程序BCLK_I
LR_O安装程序BCLK_O
数据建立到BCLK_I
从BCLK_I数据保持
数据传输延迟BCLK_O
从BCLK_O数据输出保持
62.5
20
20
10
125
15
120
55
55
15
40
15
55
0
35
90
15
最大
125
16
单位
ns
兆赫
ns
ns
千赫
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
56
8.33
–2–
REV 。一
AD1893
数字滤波器特性
1
民
通带纹波（ 0 kHz至20 kHz）的
过渡带
2
阻带衰减
群时延（ LR_I = 50千赫）
动力
(F
罪
= 48千赫，女
SOUT
= 44.1千赫）
最大
0.01
4.1
单位
dB
千赫
dB
s
110
700
3000
民
耗材
电压，V
DD
工作电流，我
DD
(V
DD
= +5.0 V)
工作电流，我
DD
(V
DD
= +3.0 V)
1
掉电电流，I
DD
(V
DD
= +5.0 V)
掉电电流，I
DD
(V
DD
= +3.0 V)
1
耗散
1
操作（V
DD
= +5.0 V)
操作（V
DD
= +3.0 V)
掉电（V
DD
= +5.0 V)
掉电（V
DD
= +3.0 V)
温度范围
典型值
最大
5.5
40
20
2.5
1.0
200
60
12.5
3.0
单位
V
mA
mA
mA
mA
mW
mW
mW
mW
2.7
30
15
1.5
0.5
150
45
7.5
1.5
民
规格保证
业务保证
存储
绝对最大额定值
3
最大
+70
+85
+100
单位
°C
°C
°C
0
–40
–60
民
V
DD
到GND
直流输入电压
闩锁触发电流
焊接
–0.3
–0.3
–1000
最大
7.0
V
DD
+ 0.3
+1000
+300
10
单位
V
V
mA
°C
美国证券交易委员会
笔记
1
保证，没有测试
2
只有有效F时
SOUT
≥
F
罪
（即，上采样） ，女
罪
= 44.1千赫。
3
应力超过绝对最大额定值可能会导致器件永久性损坏。这是一个压力只有额定值。的功能操作
该设备在这些或以上的本规范操作章节中所示的任何其他条件不暗示。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。
特定网络阳离子如有更改，恕不另行通知。
订购指南
模型
AD1893JN
AD1893JST
温度范围
0 ° C至+ 70°C
0 ° C至+ 70°C
包装说明
塑料DIP
LQFP
封装选项
N-28
ST-44
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD1893具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
REV 。一
–3–
AD1893
（上接第1页）
释义
动态范围
产品概述（续）
限制，以避免在输出信号混叠失真。该
AD1893动态地改变低通滤波器的截止频率
平滑和缓慢，使得实时变化与样品中
率比是可能的，而不音频质量的下降。
该AD1893具有引脚可选的慢或快解决模式。
这种模式决定了ASRC如何迅速适应一个
改变在任一输入取样时钟频率（F
罪
）或
输出的采样时钟频率（F
SOUT
） 。在缓慢沉降
模式中，控制环路，该环路计算F之间的比率
罪
和f
SOUT
定居在约800毫秒，并开始拒绝
抖动以上3赫兹。缓慢沉降模式提供最佳的信号
质量和最大抖动抑制。在快速建立模式，
控制回路落户在约200毫秒，并开始
拒绝高于12 Hz的抖动。在快速建立模式可以快速，
实时采样率的变化进行跟踪，没有错误，在
费用上的一些窄带噪声调制的产品
输出信号。
在AD1893拥有短群延时处理。此功能
涉及的先入先出（ FIFO）存储器的深度
该缓冲器被处理之前的输入数据样本
由FIR卷积。在AD1893 ，群延迟是
大约700
s.
如果读出和写入指针，该
管理FIFO交叉（表示下溢或溢出），
AD1893断言静音输出（ MUTE_O ）引脚HI 128
输出时钟的周期。如果MUTE_O连接到静音输入
（ MUTE_I ）引脚，因为它通常应该是，串行输出会
静音（即所有位为零），这短暂的活动期间。
该AD1893包含一个片上振荡器，只需要
用户提供的外部晶振。由于不再需要为
外部振荡器时， AD1893降低了own-总成本
ership给最终用户。该AD1893还包括一个加电
关断模式，该调用与PWRDWN引脚。
断言这个控制信号HI将会把AD1893成
极低的功耗在工作和待机状态。
的AD1893被制造在一个0.8
m
单保利，双金属
CMOS工艺和封装在一个0.6"宽28引脚塑料
DIP和10毫米10毫米的机身尺寸44引脚LQFP封装。该
AD1893从在+3 V至+5 V电源供电
温度范围为0℃至+ 70℃。
接近满量程输入信号的综合噪音的比率
在通带内（0 kHz至
≈20
千赫） ，以分贝（ dB）表示。
动态范围的测量采用-60 dB的输入信号和
“ 60分贝”算术添加到结果。
总谐波失真+噪声
总谐波失真加噪声（THD + N ）被定义为
的值的平方之和的平方根的比值
的谐波和噪声的正弦均方根值
输入信号。它通常表示为百分比（％）或分贝。
通道间相位偏差
差在输入采样立体声声道之间倍，
表示为介于1千赫兹输入度的相位差。
群时延
直观地，所需的全电平的输入脉冲的时间间隔
出现在转换器的输出，在满电平，表示在
毫秒（ms） 。弧度的更精确地说，该衍生物
相对于角频率在给定频率。
传输延迟
当脉冲被施加到之间的时间间隔
转换器的输入和当输出开始受到
这种冲动，表示以毫秒（ms ） 。传输延迟
与频率无关。
–4–
REV 。一
AD1893
销刀豆网络gurations
DIP
XTAL_O
XTAL_I
data_i
BCLK_I
WCLK_I
LR_I
V
DD
GND
NC
BKPOL_I
MODE0_I
MODE1_I
RESET
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
时钟
跟踪
MULT
ACCUM
串行输出
在串行
28
27
26
25
24
23
22
21
20
FIFO
COEF ROM
19
18
17
16
SETSLW
data_i
NC
NC
PWRDWN
BCLK_O
WCLK_O
LR_O
data_o
V
DD
GND
NC
BKPOL_O
MODE0_O
MODE1_O
MUTE_O
MUTE_I
NC 1
BCLK_I 2
WCLK_I 3
LR_I 4
NC 5
V
DD
6
7 GND
NC 8
BKPOL_I 9
MODE0_I 10
NC 11
时钟
跟踪
12 13 14 15 16 17 18 19 20 21 22
FIFO
COEF ROM
MULT
ACCUM
LQFP
SETSLW
PWRDWN
BCLK_O
XTAL_O
XTAL_I
NC
NC
44 43 42 41 40 39 38 37 36 35 34
AD1893
在串行
串行输出
NC
33 NC
32 WCLK_O
31 LR_O
30 DATA_O
29 NC
28 V
DD
27 GND
26 NC
25 BKPOL_O
24 MODE0_O
23 NC
NC
NC
NC
MODE1_I
GND
NC
MUTE_O
RESET
AD1893
NC =无连接
15
NC =无连接
AD1893引脚列表
串行输入接口
引脚DIP名称
data_i
BCLK_I
WCLK_I
LR_I
3
4
5
6
LQFP I / O
43
2
3
4
I
I
I
I
描述
串行输入， MSB优先含有两个通道的每二进制补码数据的4至16位
通道。
位时钟输入，用于输入数据。不需要连续运行;可以被选通或突发的方式使用。
字时钟输入的输入数据。该输入的上升沿敏感。 （不要求输入LR
数据时钟触发模式。 ）
左/右时钟输入的输入数据。必须连续运行。
串行输出接口
引脚DIP名称
data_o
BCLK_O
WCLK_O
LR_O
23
26
25
24
LQFP I / O
30
35
32
31
O
I
I
I
描述
串行输出， MSB在前，包含两个通道的4至24位的每个二进制补码的数据
通道。
位时钟输入输出数据。不需要连续运行;可以选通或者在一个脉冲串中使用
时尚。
字时钟输入输出数据。该输入的上升沿敏感。 （不需要在LR输出
数据时钟触发模式。 ）
左/右时钟输入输出数据。必须连续运行。
输入控制信号
引脚DIP名称
BKPOL_I
10
LQFP I / O说明
9
10
13
I
I
I
位时钟的极性。 LO ：普通模式。输入数据被采样BCLK_I的上升沿。 HI ：
倒模。输入数据被采样BCLK_I的下降沿。
串行模式下的零控制输入端口。
串行模式一个控制输入端口。
MODE0_I
0
0
1
1
MODE1_I
0
1
0
1
左对齐，无MSB延迟， LR_I时钟触发。
左对齐， MSB延迟， LR_I时钟触发。
右对齐， MSB延迟从LR_I过渡16位时钟周期。
WCLK_I触发，无MSB延迟。
–5–
MODE0_I 11
MODE1_I 12
REV 。一
MODE1_O
MUTE_I
NC
QQ：2880707522 复制
