a
特点
双串行输入，电压输出DAC
+5 V单电源
0.004 ％的THD + N（典型值）
低功耗： 50毫瓦（典型值）
108分贝声道分离度（分）
工作在8过采样
16引脚塑料DIP或SOIC封装
应用
便携式光盘播放机
便携式DAT播放机和录像机
汽车CD播放机
汽车DAT玩家
多媒体工作站
V
L
1
LL
2
单电源
双通道18位音频DAC
AD1868*
功能框图
18-BIT
DAC
AD1868
16 V
B
L
–
+
14 V
O
L
V
REF
15 V
S
18-BIT
串行
注册
DL
3
CK
4
13
NRL
DR
5
LR
6
18-BIT
串行
注册
12 AGND
V
REF
+
11 NRR
DGND
7
18-BIT
DAC
–
10 V
O
R
V
S
产品说明
V
B
R
8
9
该AD1868是一款完整的双通道18位DAC提供优良的
性能，同时需要采用+5 V单电源供电。这是
采用ADI “ ABCMOS晶圆制造亲
塞斯。该单芯片内置CMOS逻辑元件，连接双极
LAR和MOS线性单元和激光微调薄膜
电阻元件。精心的设计和布局技术有重
导致了这样的低失真，低噪声，高声道分离度，并
低功耗。
在AD1868芯片的DAC采用部分分段
架构。各DAC的第3个MSB被分段
到七个要素。 15个LSB则利用标准生产
R- 2R技术。段和R- 2R电阻经过激光
修剪可提供极低的总谐波失真。
在AD1868不需要限变器或调整电路。低
噪声是通过使用两个降噪电容器来实现的。
每个DAC都配有高性能输出扩增
费里。这些放大器可实现快速建立时间和高压摆率，
生产
±
1 V信号在负载电流高达
±
1毫安。该
缓冲输出信号范围为1.5 V至3.5 V参考电压
设置年龄的2.5V，省去了“假
接地“网络。
利用多功能数字接口允许AD1868是直接
连接到所有的数字滤波器芯片。快速CMOS逻辑元件
允许高达13.5 MHz的输入时钟频率。这允许
操作在2 ×，4× ， 8× ，或16×的采样频率对每个
通道。在AD1868的数字输入引脚和TTL
+5 V CMOS兼容。
*受保护
由美国专利号： 3961326 ; 4141004 ; 4349811 ;
4857862 ;和专利正在申请中。
在AD1868工作在+5 V电源供电。数字支持
层，V
L
可以从模拟电源V分离
S
，对于重
duced数字馈通。独立的模拟地和数字地
还提供了针。在系统中采用+5 V单
电源供应器，V
L
和V
S
应连接在一起。在BAT-
tery供电系统，操作仍将继续降低
电源电压。通常情况下， AD1868的功耗为50mW 。
在AD1868封装在一个16引脚塑料DIP或16
引脚塑料SOIC封装。保证工作的温
-35 ℃的温度范围内至+ 85 ℃，并通过电压供给
4.75 V至5.25 V的范围
产品亮点
1.单电源供电
@ +5
V.
2. 50毫瓦的功耗（典型值） 。
3. THD + N为0.004 ％ （典型值） 。
4.信噪比97.5分贝（典型值）。
5. 108分贝声道分离度（最小） 。
6.兼容所有数字滤波器芯片。
7. 16引脚DIP和16引脚SOIC封装。
8.无限变必需的。
9.需不需要外部调整。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯
这可能是由于它的使用。没有获发牌照以暗示或
否则，在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 617 / 329-4700
传真： 617 / 326-8703
AD1868–SPECIFICATIONS
（典型值在T = 25 ℃和+ 5V电源，除非另有说明）
A
民
决议
V
IH
V
IL
I
IH
, V
IH
= V
L
I
IL
, V
IL
= DGND
最大时钟输入频率
准确性
增益误差
增益匹配
中间电平误差
中间电平匹配时出错
增益线性误差
DRIFT （ 0 ° C至+ 70 ° C）
增益漂移
中量程漂移
总谐波失真+噪声
0分贝， 990.5赫兹
AD1868N
AD1868N-J
-20分贝， 990.5赫兹AD1868N
AD1868N-J
-60分贝， 990.5赫兹AD1868N
AD1868N-J
信道间隔为1kHz ， 0分贝
信噪比（带A-权重过滤器）
D- RANGE （带A-权重过滤器）
产量
电压输出引脚（V
O
L，V
O
R)
输出范围（ ± 3 ％ ）
输出阻抗
负载电流
偏置电压引脚（V
B
L，V
B
R)
输出电压
输出阻抗
电源
规格，V
L
和V
S
操作时， V
L
和V
S
+ I，V
L
和V
S
= 5 V
功耗
温度范围
规范
手术
存储
*超过115分贝。
特定网络阳离子如有更改，恕不另行通知。
典型值
18
最大
单位
位
V
V
A
A
兆赫
％ FSR的
％ FSR的
mV
mV
dB
PPM /°C的
μV/°C
数字输入
2.4
0.8
1.0
1.0
13.5
±
1
±
1
±
15
±
10
±
3
±
100
±
100
0.004
0.004
0.020
0.020
2.0
2.0
NIL *
97.5
92
±
1
0.1
±
1
+2.5
350
4.75
3.5
5
10
50
0
–35
–60
25
5.25
5.25
14
70
70
85
100
0.008
0.006
0.08
0.08
5.0
5.0
108
95
86
%
%
%
%
%
%
dB
dB
dB
V
mA
V
V
V
mA
mW
°C
°C
°C
绝对最大额定值*
V
L
到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0 V至6 V
V
S
到AGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0 V至6 V
AGND至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±
0.3 V
数字输入到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3到V
L
焊接。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 + 300℃ ，10秒
*应力大于“绝对最大额定值” ，可能引起
永久损坏设备。这是一个额定值只和功能
该设备在这些或以上的任何其它条件的操作指示的
本规范的操作部分是不是暗示。暴露在绝对
最大额定值条件下工作会影响器件的可靠性。
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。
虽然AD1868具有专用ESD保护电路，可能永久的损坏
发生在受到高能静电放电设备。因此，适当的ESD
预防措施建议，以避免性能下降或功能丧失。
警告！
ESD敏感器件
–2–
REV 。一
AD1868
引脚配置
PIN代号
V
L
LL
DL
CK
DR
LR
DGND
V
B
R
16 V
B
L
15 V
S
14 V
O
L
1
2
3
AD1868
4
5
6
7
8
顶视图
（不按比例）
13 NRL
12 AGND
11 NRR
10 V
O
R
9
V
S
对特定网络阳离子德网络nition
总谐波失真+噪声
总谐波失真加噪声（THD + N ）被定义为
的上午的平方之和的平方根的比值
的谐波和噪声的plitudes到乐趣的振幅
damental输入频率。它通常表示为百分比（％）
或分贝（dB） 。
D- RANGE失真
11
12
13
14
15
16
17
18
19
10
11
12
13
14
15
16
V
L
LL
DL
CK
DR
LR
DGND
V
B
R
V
S
V
O
R
NRR
AGND
NRL
V
O
L
V
S
V
B
L
数字电源（ +5伏）
左声道锁存使能
左声道输入数据
时钟输入
右声道输入数据
右声道锁存使能
数字通用
右声道偏差
模拟电源（ +5伏）
右声道输出
右声道降噪
常见的模拟
左声道降噪
左声道输出
模拟电源（ +5伏）
左声道偏差
功能说明
D范围失真是信号中的幅度的比值
-60 dB到失真的振幅的振幅加
噪声。在这种情况下，一个A -重滤波器。该值试样
田间为D范围性能是测量加60分贝比。
信噪比
的信号 - 噪声比被定义为振幅的比值
输出时的满量程输出存在于所述扩增
突地，没有信号存在的输出。它被表示在
分贝（dB）和使用A权重滤波器测量。
增益线性度
增益线性度是实际输出的偏差的量度
从理想的输出振幅幅度。它由下式确定
测量输出信号的幅度作为幅值
该输出信号被数字降低到一个较低的水平。以每个
FECT D / A转换器表现出理想与无差异
实际幅度。增益线性表示为分贝（dB） 。
中间电平误差
中间电平误差是模拟输出和之间的差
偏置时的二进制补码表示输入码
中间电平被加载到输入寄存器。中间电平误差是EX-
以mV压制。
订购指南
该AD1868是一款完整的电压输出双18 -bit数字
音频DAC其中采用单+5伏电源。如
在该框图中所示，每个通道包含一个电压
基准， 18位DAC ，输出放大器，一个18位输入
锁存器，以及一个18位的串行 - 并行输入寄存器。
电压基准部分提供一个参考电压和一
虚假接地电压为每个信道。低噪声的带隙
电路产生的基准电压是不受
变化的温度，时间，以及电源。
输出放大器采用MOS和双极型器件和
集成的NPN A类输出级。它被设计为亲
领袖高压摆率，低噪声，低失真，以及最佳国语
昆西回应。
每一个18位DAC采用分段解码器的组合
和R- 2R架构来实现良好的积分和微分
线性度。其形成阶梯结构的电阻器是FAB-
ricated与硅铬薄膜。激光微调
这些电阻进一步降低线性误差，导致低
输出失真。
输入寄存器均选用CMOS逻辑门。
这些门可以实现快速开关速度和低功率变
消费，有利于快速数字定时，低干扰，并且
在AD1868的低功耗。
模型
AD1868N
AD1868R
AD1868N-J
AD1868R-J
THD + N
@ F
S
0.008%
0.008%
0.006%
0.006%
SNR
95分贝
95分贝
95分贝
95分贝
包
选项*
N-16
R-16
N-16
R-16
* N =塑料DIP ; R = SOIC 。
–4–
REV 。一
AD1868
V
L
1
18-BIT
DAC
AD1868
16 V
B
L
–
+
14 V
O
L
V
REF
15 V
S
LL
2
18-BIT
串行
注册
DAC时， AD1868可以继续在电源电压的功能
低至由于其独特的设计为3.5 V时，电源要求一
在AD1868的ments降低，如在电池电压下降时，进一
疗法延长系统的运行时间。
动力
供应
DL
3
CK
4
13
NRL
1
V
L
LL
DL
CK
AD1868
V
B
L 16
V
S
15
V
O
L 14 4.7μF
NRL 13
AGND 12
NRR 11
V
O
R 10
V
S
9
4.7F
0.1F
2
3
DR
5
LR
6
18-BIT
串行
注册
12 AGND
V
REF
+
11 NRR
0.1F
4
5 DR
DGND
7
18-BIT
DAC
–
10 V
O
R
V
S
6
7
8
LR
DGND
V
B
R
V
B
R
8
9
功能框图
模拟电路的注意事项
接地建议
图7.推荐电路原理图
降噪电容
该AD1868有两个接地引脚，指定为AGND （引脚
12）和DGND （引脚7 ） 。模拟地， AGND ，作为
“高品质”的参考地用于模拟信号和作为
返回路径为电源电流从所述模拟部
装置。该系统模拟常见的应尽可能靠近
尽可能销12 ，以尽量减少任何电压降这可能
在这两点之间发展，虽然内部电路
被设计以最小化信号的模拟回报依赖
电流。
数字地， DGND ，返回地电流从
该装置的数字逻辑部分。该引脚应连接
到系统中的数字公共节点。如图
如图7所示，在模拟和数字地应在一个点上被接合
在系统中。当这两个理由都是远程连接
在电源接地等，应注意以
最小化DGND与AGND之间的电压差
为了销，以确保规定的性能。
电源和解耦
在AD1868具有指定为NRL 2降噪引脚
（引脚13）和NRR （引脚11 ） 。建议在外部
降噪电容从这些引脚连接
AGND减少贡献的电压，输出噪声
参考电路。如图7所示，每个这些引脚
应绕过来AGND与4.7
F
或更大的电容。
之间的电容，封装引脚和连接
AGND应尽可能的短，以达到最低的
噪声。
采用V
B
L和V
B
R
该AD1868有两个偏置电压参考引脚，指定为
V
B
R（引脚8 ）和V
B
L（引脚16 ） 。这些引脚提供一个直流参考
电压等于输出电压摆动的中心。这些
偏压取代原先需要“假接地”网络
在单电源音频系统。同时，它们使直流 -
耦合系统，提高音频性能。
图8a示出了用于产生与传统方法
假接地电压，单电源音频系统。该税务局局长
扣器需要额外的电源和电路板空间。
–V
S
1
16-BIT
LATCH
16-BIT
DAC
16
+V
S
该AD1868有三个电源输入引脚。 V
S
（引脚9和
15 ）提供了操作模拟por-电源电压
该装置包括18位DAC的灰，所述参考电压进行
分配办法，输出放大器。在V
S
耗材设计
操作采用+5 V电源。这些引脚应脱钩
使用0.1模拟常见
F
电容。良好的工程
实践表明，旁路电容置于尽可能靠近
可以封装引脚。这最大限度地减少了固有电感
略去的印刷电路板走线效果。
V
L
（引脚1 ）的操作，包括芯片的数字部分
输入移位寄存器和输入闩锁电路。 V
L
还
设计采用+5 V单电源供电。该引脚应逐
通过使用一个0.1数字通用
F
电容，再放入
尽可能接近到封装引脚。图7示出了cor-
的数字和模拟电源旁路电容器矩形连接。
的AD1868音频DAC的一个重要特点是它能够
操作在降低电源电压。这个功能非常
在便携式电池重要的供电系统。由于电池
放电时，在电源电压下降。不同于任何其他的音频
REV 。一
DGND
2
15
TRIM
+V
L
3
串行
输入
注册
I
OUT
14
最高位
ADJ
NC
4
13
I
OUT
CLK
5
控制
逻辑
12
AGND
LE
6
11
SJ
数据
7
10
R
F
NC
8
9
V
OUT
AD1851
NC =无连接
图8a 。原理图使用虚假地
–5–
QQ：2880707522 复制
