a
特点
与3.3 V容限5 V立体声音频系统
数字接口
支持高达96 kHz采样率
192 kHz的采样率可在1 DAC
支持16-， 20-， 24位字长
多位 - 与调制器
完美微分线性恢复的
减少空闲音和本底噪声
数据定向加扰DAC的，最
敏感的抖动
差分输出为获得最佳性能
模数转换器： -95 dB的THD + N 105 dB SNR和
动态范围
数模转换器： -95 dB的THD + N和108 dB SNR和
动态范围
片每通道音量控制与
1024级线性刻度
DAC和ADC软件可控无杂音静音
数字去重处理
支持256 F
S
, 512 f
S
和768 F
S
主
时钟模式
掉电模式加上软关断模式
灵活的串行数据端口与右对齐，左
有道理，我
2
S兼容和DSP串行端口模式
TDM接口模式支持8输入/ 8输出使用
单SHARC
SPORT
52引脚MQFP塑料包装
2 ADC ， DAC 6 ，
96千赫，24位 - 编解码器
AD1838A
应用
DVD视频和音频播放器
家庭影院系统
汽车音响系统
音频/视频接收器
数字音效处理器
概述
该AD1838A是一款高性能单芯片编解码器为特色
3个立体声DAC和一个立体声ADC 。每个DAC包括
高性能数字插补滤波器，多比特 -
调制器具有ADI公司的专利技术，
和连续时间电压输出模拟部分。每个DAC
有独立的音量控制和无杂音静音功能。
该ADC包括两个24位转换频道
多位 - 调制器和抽取滤波器。
该AD1838A还内置一个片内基准与公称
2.25五，最终的价值
该AD1838A具有灵活的串行接口，可
各种DSP芯片， AES / EBU的无缝连接
接收器和采样率转换器。该AD1838A可以
配置为左对齐，右对齐，我
2
S或DSP的COM
兼容的串行模式。在AD1838A的控制是通过实现
一个SPI方式
兼容的串行端口。而AD1838A
可从5 V单电源供电，并设有一间另行
其数字接口速率电源引脚允许器件
通过接口使用3.3 V电源供电等设备。
该AD1838A可在一个52引脚MQFP封装，
为-40 ° C至+ 85° C工业温度范围。
功能框图
DVDD DVDD ODVDD ALRCLK ABCLK ASDATA CCLK CLATCH CIN COUT
MCLK
PD / RST M / S
AVDD AVDD
AAUXDATA3
DLRCLK
DBCLK
DSDATA1
DSDATA2
DSDATA3
DAUXDATA
串行数据
I / O端口
控制端口
卷
卷
卷
卷
卷
时钟
OUTLP1
OUTLN1
OUTRP1
OUTRN1
OUTLP2
OUTLN2
OUTRP2
OUTRN2
OUTLP3
OUTLN3
OUTRP3
OUTRN3
FILTD
FILTR
数字
滤波器
-
DAC
数字
滤波器
-
DAC
ADCLP
ADCLN
ADC
数字
滤波器
卷
数字
滤波器
-
DAC
ADCRP
ADCRn
ADC
数字
滤波器
V
REF
AD1838A
DGND DGND AGND AGND AGND AGND
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。商标
注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
2004 ADI公司保留所有权利。
AD1838A–SPECIFICATIONS
测试条件
电源电压（ AVDD ， DVDD ）
环境温度
输入时钟
DAC的输入信号
ADC输入信号
输入采样率（F
S
)
测量带宽
字宽
负载电容
负载阻抗
5.0 V
25°C
12.288兆赫（ 256 F
S
模式）
1.0078125千赫， 0 dBFS的（满量程）
1.0078125千赫， -1 dBFS的
48千赫
20赫兹到20千赫兹
24位
100 pF的
47 k
所有信道的性能是相同的（除了通道间增益失配和间相位偏差试样
fications ） 。
参数
模拟 - 数字转换器
ADC的分辨率
动态范围（ 20 Hz至20 kHz ， -60 dB输入）
无滤波器
与A加权滤波器
总谐波失真+噪声（ THD + N）
48千赫
96千赫
通道间隔离
通道间增益不匹配
模拟输入
差分输入范围（ ±满量程）
共模输入电压
输入阻抗
输入电容
V
REF
DC精度
增益误差
增益漂移
数字 - 模拟转换器
DAC分辨率
动态范围（ 20 Hz至20 kHz ， -60 dBFS的输入）
无滤波器
与A加权滤波器（ 48 kHz和96 kHz）的
总谐波失真+噪声（ 48 kHz和96 kHz时）
通道间隔离
DC精度
增益误差
通道间增益不匹配
增益漂移
通道间相位偏差
音量控制步长（ 1023级线性）
音量控制范围（最大衰减）
静音衰减
去加重增益误差
满量程输出电压在每个引脚（单端）
输出阻抗在每个引脚
共模输出电压
ADC抽取滤波器， 48千赫*
通带
通带纹波
阻带
阻带衰减
群时延
民
典型值
24
100
103
105
–95
–95
100
0.025
–2.828
2.25
4
15
2.25
±
5
35
24
103
105
105
108
–95
110
±
4.0
0.025
200
±
0.1
0.098
60
–100
±
0.1
1.0 (2.8)
180
2.25
21.77
±
0.01
26.23
120
910
–88.5
–87.5
最大
单位
位
dB
dB
dB
dB
dB
dB
V
V
k
pF
V
%
PPM /℃
位
dB
dB
dB
dB
%
dB
PPM /°C的
度
%
dB
dB
dB
V有效值（V P-P ）
V
千赫
dB
千赫
dB
s
REV 。一
+2.828
–90
–2–
AD1838A
参数
ADC抽取滤波器， 96千赫*
通带
通带纹波
阻带
阻带衰减
群时延
DAC插值滤波器， 48千赫*
通带
通带纹波
阻带
阻带衰减
群时延
DAC插值滤波器， 96千赫*
通带
通带纹波
阻带
阻带衰减
群时延
DAC插值滤波器， 192千赫*
通带
通带纹波
阻带
阻带衰减
群时延
数字I / O
输入电压高
输入电压低
输出电压高
输出电压低
漏电流
电源
电源电压（ AVDD和DVDD ）
电源电压（ ODVDD ）
供应电流I
类似物
供应电流I
类似物
，掉电
供应电流I
数字
供应电流I
数字
，掉电
耗散
操作上，两个电源
操作上，模拟电源
操作上，数字电源
掉电，两个电源
电源抑制比
1千赫， 300 mV的P-P的信号在模拟电源引脚
20千赫， 300 mV的P-P的信号在模拟电源引脚
*保证
由设计。
特定网络阳离子如有更改，恕不另行通知。
民
典型值
43.54
±
0.01
52.46
120
460
最大
单位
千赫
dB
千赫
dB
s
21.77
±
0.06
28
55
340
43.54
±
0.06
52
55
160
81
±
0.06
97
80
110
2.4
0.8
ODVDD - 0.4
0.4
±
10
4.5
3.0
5.0
84
55
64
1
740
420
320
280
–70
–75
5.5
DVDD
95
67
74
4.5
千赫
dB
千赫
dB
s
千赫
dB
千赫
dB
s
千赫
dB
千赫
dB
s
V
V
V
V
A
V
V
mA
mA
mA
mA
mW
mW
mW
mW
dB
dB
REV 。一
–3–
AD1838A
时序特定网络阳离子
参数
主时钟和复位
t
MH
MCLK高
t
ML
MCLK低
t
PDR
PD / RST
低
SPI端口
t
CCH
t
CCL
t
CCP
t
CDS
t
鼎晖
t
CLS
t
CLH
t
COE
t
鳕鱼
t
COTS
CCLK高
CCLK低
CCLK周期
CDATA设置
CDATA保持
CLATCH设置
CLATCH保持
COUT启用
COUT延迟
COUT三态
民
15
15
20
40
40
80
10
10
10
10
15
20
25
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
评论
到CCLK上升沿
从CCLK上升沿
到CCLK上升沿
从CCLK上升沿
从CLATCH下降沿
从CCLK下降沿
从CLATCH上升沿
DAC的串行端口（ 48 kHz和96 kHz时）
正常模式（从）
t
胸径
DBCLK高
DBCLK低
t
DBL
f
DB
DBCLK频率
t
DLS
DLRCLK设置
DLRCLK保持
t
DLH
t
DDS
DSDATA设置
t
DDH
DSDATA保持
盒装128/256模式（从）
DBCLK高
t
胸径
t
DBL
DBCLK低
DBCLK频率
f
DB
t
DLS
DLRCLK设置
t
DLH
DLRCLK保持
DSDATA设置
t
DDS
t
DDH
DSDATA保持
ADC的串行端口（ 48 kHz和96 kHz时）
正常模式（主）
t
ABD
ABCLK延迟
ALRCLK延迟
t
ALD
t
ABDD
ASDATA延迟
正常模式（从）
ABCLK高
t
ABH
t
ABL
ABCLK低
f
AB
ABCLK频率
t
ALS
ALRCLK设置
t
ALH
ALRCLK保持
t
ABDD
ASDATA延迟
盒装128/256模式（主）
ABCLK延迟
t
PABD
t
PALD
LRCLK延迟
t
PABDD
ASDATA延迟
60
60
64
10
10
10
10
15
15
256
10
10
10
10
ns
ns
f
S
ns
ns
ns
ns
ns
ns
f
S
ns
ns
ns
ns
要DBCLK上升沿
从DBCLK上升沿
要DBCLK上升沿
从DBCLK上升沿
要DBCLK上升沿
从DBCLK上升沿
要DBCLK上升沿
从DBCLK上升沿
25
5
10
60
60
64
5
15
ns
ns
ns
ns
ns
从MCLK上升沿
从ABCLK下降沿
从ABCLK下降沿
f
S
15
40
5
10
ns
ns
ns
ns
ns
ns
要ABCLK上升沿
从ABCLK上升沿
从ABCLK下降沿
从MCLK上升沿
从ABCLK下降沿
从ABCLK下降沿
–4–
REV 。一
AD1838A
参数
TDM256模式（主， 48 kHz和96 kHz时）
t
待定
BCLK延迟
FSTDM延迟
t
消防处
t
TABDD
ASDATA延迟
t
TDDS
DSDATA1设置
t
tDDH
DSDATA1保持
TDM256模式（从48 kHz和96 kHz时）
f
AB
BCLK频率
t
TBCH
BCLK高
BCLK低
t
TBCL
FSTDM设置
t
TFS
t
TFH
FSTDM保持
ASDATA延迟
t
TBDD
DSDATA1设置
t
TDDS
t
tDDH
DSDATA1保持
TDM512模式（主， 48千赫）
t
待定
BCLK延迟
FSTDM延迟
t
消防处
t
TABDD
ASDATA延迟
t
TDDS
DSDATA1设置
t
tDDH
DSDATA1保持
TDM512模式（从48千赫）
BCLK频率
f
AB
t
TBCH
BCLK高
t
TBCL
BCLK低
FSTDM设置
t
TFS
t
TFH
FSTDM保持
t
TBDD
ASDATA延迟
DSDATA1设置
t
TDDS
t
tDDH
DSDATA1保持
辅助接口（ 48 kHz和96 kHz时）
t
AXDS
AAUXDATA设置
t
AXDH
AAUXDATA保持
DAUXDATA延迟
t
DXD
f
ABP
AUXBCLK频率
从模式
AUXBCLK高
t
AXBH
t
AXBL
AUXBCLK低
t
AXLS
AUXLRCLK设置
AUXLRCLK保持
t
AXLH
主模式
t
AUXBCLK
AUXBCLK延迟
t
AUXLRCLK
AUXLRCLK延迟
特定网络阳离子如有更改，恕不另行通知。
民
最大
40
5
10
单位
ns
ns
ns
ns
ns
评论
从MCLK上升沿
从BCLK上升沿
从BCLK上升沿
以BCLK下降沿
从BCLK下降沿
15
15
256
17
17
10
10
15
15
40
5
10
15
15
512
17
17
10
10
15
15
10
10
20
64
15
15
10
10
20
15
f
S
f
S
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
以BCLK下降沿
从BCLK下降沿
从BCLK上升沿
以BCLK下降沿
从BCLK下降沿
从MCLK上升沿
从BCLK上升沿
从BCLK上升沿
以BCLK下降沿
从BCLK下降沿
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
以BCLK下降沿
从BCLK下降沿
从BCLK上升沿
以BCLK下降沿
从BCLK下降沿
要AUXBCLK上升沿
从AUXBCLK上升沿
从AUXBCLK下降沿
f
S
ns
ns
ns
ns
ns
ns
要AUXBCLK上升沿
从AUXBCLK上升沿
从MCLK上升沿
从AUXBCLK下降沿
t
MH
MCLK
t
MCLK
t
ML
PD / RST
t
PDR
图1. MCLK和
PD
/
RST
定时
REV 。一
–5–
a
特点
与3.3 V容限5 V立体声音频系统
数字接口
支持高达96 kHz采样率
192 kHz的采样率可在1 DAC
支持16-， 20-， 24位字长
多位 - 与调制器
完美微分线性恢复的
减少空闲音和本底噪声
数据定向加扰DAC的，最
敏感的抖动
差分输出为获得最佳性能
模数转换器： -95 dB的THD + N 105 dB SNR和
动态范围
数模转换器： -95 dB的THD + N和108 dB SNR和
动态范围
片每通道音量控制与
1024级线性刻度
DAC和ADC软件可控无杂音静音
数字去重处理
支持256 F
S
, 512 f
S
和768 F
S
主
时钟模式
掉电模式加上软关断模式
灵活的串行数据端口与右对齐，左
有道理，我
2
S兼容和DSP串行端口模式
TDM接口模式支持8输入/ 8输出使用
单SHARC
SPORT
52引脚MQFP塑料包装
2 ADC ， DAC 6 ，
96千赫，24位 - 编解码器
AD1838A
应用
DVD视频和音频播放器
家庭影院系统
汽车音响系统
音频/视频接收器
数字音效处理器
概述
该AD1838A是一款高性能单芯片编解码器为特色
3个立体声DAC和一个立体声ADC 。每个DAC包括
高性能数字插补滤波器，多比特 -
调制器具有ADI公司的专利技术，
和连续时间电压输出模拟部分。每个DAC
有独立的音量控制和无杂音静音功能。
该ADC包括两个24位转换频道
多位 - 调制器和抽取滤波器。
该AD1838A还内置一个片内基准与公称
2.25五，最终的价值
该AD1838A具有灵活的串行接口，可
各种DSP芯片， AES / EBU的无缝连接
接收器和采样率转换器。该AD1838A可以
配置为左对齐，右对齐，我
2
S或DSP的COM
兼容的串行模式。在AD1838A的控制是通过实现
一个SPI方式
兼容的串行端口。而AD1838A
可从5 V单电源供电，并设有一间另行
其数字接口速率电源引脚允许器件
通过接口使用3.3 V电源供电等设备。
该AD1838A可在一个52引脚MQFP封装，
为-40 ° C至+ 85° C工业温度范围。
功能框图
DVDD DVDD ODVDD ALRCLK ABCLK ASDATA CCLK CLATCH CIN COUT
MCLK
PD / RST M / S
AVDD AVDD
AAUXDATA3
DLRCLK
DBCLK
DSDATA1
DSDATA2
DSDATA3
DAUXDATA
串行数据
I / O端口
控制端口
卷
卷
卷
卷
卷
时钟
OUTLP1
OUTLN1
OUTRP1
OUTRN1
OUTLP2
OUTLN2
OUTRP2
OUTRN2
OUTLP3
OUTLN3
OUTRP3
OUTRN3
FILTD
FILTR
数字
滤波器
-
DAC
数字
滤波器
-
DAC
ADCLP
ADCLN
ADC
数字
滤波器
卷
数字
滤波器
-
DAC
ADCRP
ADCRn
ADC
数字
滤波器
V
REF
AD1838A
DGND DGND AGND AGND AGND AGND
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。商标
注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
2004 ADI公司保留所有权利。
AD1838A–SPECIFICATIONS
测试条件
电源电压（ AVDD ， DVDD ）
环境温度
输入时钟
DAC的输入信号
ADC输入信号
输入采样率（F
S
)
测量带宽
字宽
负载电容
负载阻抗
5.0 V
25°C
12.288兆赫（ 256 F
S
模式）
1.0078125千赫， 0 dBFS的（满量程）
1.0078125千赫， -1 dBFS的
48千赫
20赫兹到20千赫兹
24位
100 pF的
47 k
所有信道的性能是相同的（除了通道间增益失配和间相位偏差试样
fications ） 。
参数
模拟 - 数字转换器
ADC的分辨率
动态范围（ 20 Hz至20 kHz ， -60 dB输入）
无滤波器
与A加权滤波器
总谐波失真+噪声（ THD + N）
48千赫
96千赫
通道间隔离
通道间增益不匹配
模拟输入
差分输入范围（ ±满量程）
共模输入电压
输入阻抗
输入电容
V
REF
DC精度
增益误差
增益漂移
数字 - 模拟转换器
DAC分辨率
动态范围（ 20 Hz至20 kHz ， -60 dBFS的输入）
无滤波器
与A加权滤波器（ 48 kHz和96 kHz）的
总谐波失真+噪声（ 48 kHz和96 kHz时）
通道间隔离
DC精度
增益误差
通道间增益不匹配
增益漂移
通道间相位偏差
音量控制步长（ 1023级线性）
音量控制范围（最大衰减）
静音衰减
去加重增益误差
满量程输出电压在每个引脚（单端）
输出阻抗在每个引脚
共模输出电压
ADC抽取滤波器， 48千赫*
通带
通带纹波
阻带
阻带衰减
群时延
民
典型值
24
100
103
105
–95
–95
100
0.025
–2.828
2.25
4
15
2.25
±
5
35
24
103
105
105
108
–95
110
±
4.0
0.025
200
±
0.1
0.098
60
–100
±
0.1
1.0 (2.8)
180
2.25
21.77
±
0.01
26.23
120
910
–88.5
–87.5
最大
单位
位
dB
dB
dB
dB
dB
dB
V
V
k
pF
V
%
PPM /℃
位
dB
dB
dB
dB
%
dB
PPM /°C的
度
%
dB
dB
dB
V有效值（V P-P ）
V
千赫
dB
千赫
dB
s
REV 。一
+2.828
–90
–2–
AD1838A
参数
ADC抽取滤波器， 96千赫*
通带
通带纹波
阻带
阻带衰减
群时延
DAC插值滤波器， 48千赫*
通带
通带纹波
阻带
阻带衰减
群时延
DAC插值滤波器， 96千赫*
通带
通带纹波
阻带
阻带衰减
群时延
DAC插值滤波器， 192千赫*
通带
通带纹波
阻带
阻带衰减
群时延
数字I / O
输入电压高
输入电压低
输出电压高
输出电压低
漏电流
电源
电源电压（ AVDD和DVDD ）
电源电压（ ODVDD ）
供应电流I
类似物
供应电流I
类似物
，掉电
供应电流I
数字
供应电流I
数字
，掉电
耗散
操作上，两个电源
操作上，模拟电源
操作上，数字电源
掉电，两个电源
电源抑制比
1千赫， 300 mV的P-P的信号在模拟电源引脚
20千赫， 300 mV的P-P的信号在模拟电源引脚
*保证
由设计。
特定网络阳离子如有更改，恕不另行通知。
民
典型值
43.54
±
0.01
52.46
120
460
最大
单位
千赫
dB
千赫
dB
s
21.77
±
0.06
28
55
340
43.54
±
0.06
52
55
160
81
±
0.06
97
80
110
2.4
0.8
ODVDD - 0.4
0.4
±
10
4.5
3.0
5.0
84
55
64
1
740
420
320
280
–70
–75
5.5
DVDD
95
67
74
4.5
千赫
dB
千赫
dB
s
千赫
dB
千赫
dB
s
千赫
dB
千赫
dB
s
V
V
V
V
A
V
V
mA
mA
mA
mA
mW
mW
mW
mW
dB
dB
REV 。一
–3–
AD1838A
时序特定网络阳离子
参数
主时钟和复位
t
MH
MCLK高
t
ML
MCLK低
t
PDR
PD / RST
低
SPI端口
t
CCH
t
CCL
t
CCP
t
CDS
t
鼎晖
t
CLS
t
CLH
t
COE
t
鳕鱼
t
COTS
CCLK高
CCLK低
CCLK周期
CDATA设置
CDATA保持
CLATCH设置
CLATCH保持
COUT启用
COUT延迟
COUT三态
民
15
15
20
40
40
80
10
10
10
10
15
20
25
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
评论
到CCLK上升沿
从CCLK上升沿
到CCLK上升沿
从CCLK上升沿
从CLATCH下降沿
从CCLK下降沿
从CLATCH上升沿
DAC的串行端口（ 48 kHz和96 kHz时）
正常模式（从）
t
胸径
DBCLK高
DBCLK低
t
DBL
f
DB
DBCLK频率
t
DLS
DLRCLK设置
DLRCLK保持
t
DLH
t
DDS
DSDATA设置
t
DDH
DSDATA保持
盒装128/256模式（从）
DBCLK高
t
胸径
t
DBL
DBCLK低
DBCLK频率
f
DB
t
DLS
DLRCLK设置
t
DLH
DLRCLK保持
DSDATA设置
t
DDS
t
DDH
DSDATA保持
ADC的串行端口（ 48 kHz和96 kHz时）
正常模式（主）
t
ABD
ABCLK延迟
ALRCLK延迟
t
ALD
t
ABDD
ASDATA延迟
正常模式（从）
ABCLK高
t
ABH
t
ABL
ABCLK低
f
AB
ABCLK频率
t
ALS
ALRCLK设置
t
ALH
ALRCLK保持
t
ABDD
ASDATA延迟
盒装128/256模式（主）
ABCLK延迟
t
PABD
t
PALD
LRCLK延迟
t
PABDD
ASDATA延迟
60
60
64
10
10
10
10
15
15
256
10
10
10
10
ns
ns
f
S
ns
ns
ns
ns
ns
ns
f
S
ns
ns
ns
ns
要DBCLK上升沿
从DBCLK上升沿
要DBCLK上升沿
从DBCLK上升沿
要DBCLK上升沿
从DBCLK上升沿
要DBCLK上升沿
从DBCLK上升沿
25
5
10
60
60
64
5
15
ns
ns
ns
ns
ns
从MCLK上升沿
从ABCLK下降沿
从ABCLK下降沿
f
S
15
40
5
10
ns
ns
ns
ns
ns
ns
要ABCLK上升沿
从ABCLK上升沿
从ABCLK下降沿
从MCLK上升沿
从ABCLK下降沿
从ABCLK下降沿
–4–
REV 。一
AD1838A
参数
TDM256模式（主， 48 kHz和96 kHz时）
t
待定
BCLK延迟
FSTDM延迟
t
消防处
t
TABDD
ASDATA延迟
t
TDDS
DSDATA1设置
t
tDDH
DSDATA1保持
TDM256模式（从48 kHz和96 kHz时）
f
AB
BCLK频率
t
TBCH
BCLK高
BCLK低
t
TBCL
FSTDM设置
t
TFS
t
TFH
FSTDM保持
ASDATA延迟
t
TBDD
DSDATA1设置
t
TDDS
t
tDDH
DSDATA1保持
TDM512模式（主， 48千赫）
t
待定
BCLK延迟
FSTDM延迟
t
消防处
t
TABDD
ASDATA延迟
t
TDDS
DSDATA1设置
t
tDDH
DSDATA1保持
TDM512模式（从48千赫）
BCLK频率
f
AB
t
TBCH
BCLK高
t
TBCL
BCLK低
FSTDM设置
t
TFS
t
TFH
FSTDM保持
t
TBDD
ASDATA延迟
DSDATA1设置
t
TDDS
t
tDDH
DSDATA1保持
辅助接口（ 48 kHz和96 kHz时）
t
AXDS
AAUXDATA设置
t
AXDH
AAUXDATA保持
DAUXDATA延迟
t
DXD
f
ABP
AUXBCLK频率
从模式
AUXBCLK高
t
AXBH
t
AXBL
AUXBCLK低
t
AXLS
AUXLRCLK设置
AUXLRCLK保持
t
AXLH
主模式
t
AUXBCLK
AUXBCLK延迟
t
AUXLRCLK
AUXLRCLK延迟
特定网络阳离子如有更改，恕不另行通知。
民
最大
40
5
10
单位
ns
ns
ns
ns
ns
评论
从MCLK上升沿
从BCLK上升沿
从BCLK上升沿
以BCLK下降沿
从BCLK下降沿
15
15
256
17
17
10
10
15
15
40
5
10
15
15
512
17
17
10
10
15
15
10
10
20
64
15
15
10
10
20
15
f
S
f
S
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
以BCLK下降沿
从BCLK下降沿
从BCLK上升沿
以BCLK下降沿
从BCLK下降沿
从MCLK上升沿
从BCLK上升沿
从BCLK上升沿
以BCLK下降沿
从BCLK下降沿
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
以BCLK下降沿
从BCLK下降沿
从BCLK上升沿
以BCLK下降沿
从BCLK下降沿
要AUXBCLK上升沿
从AUXBCLK上升沿
从AUXBCLK下降沿
f
S
ns
ns
ns
ns
ns
ns
要AUXBCLK上升沿
从AUXBCLK上升沿
从MCLK上升沿
从AUXBCLK下降沿
t
MH
MCLK
t
MCLK
t
ML
PD / RST
t
PDR
图1. MCLK和
PD
/
RST
定时
REV 。一
–5–
QQ：2880707522 复制
