1 MSPS 16位/ 14位
模拟量I / O端口
AD15700
特点
16位A / D转换器
1 MSPS
S / （N + D ） 90 dB典型值@ 250千赫
无流水线延迟
14位D / A转换器
建立时间： 1秒
S / N ：93 dB典型值
2 80 MHz的放大器
30 V / s的压摆率
轨至轨输入和输出
输出15 mA电流
2增益设置中心抽头电阻
电阻率追踪：为2ppm / C
单极性工作
SPI
/ QSPI / MICROWIRE / DSP兼容
132 mW的典型功耗
应用
光学MEMS镜控制
工业过程控制
数据采集
仪器仪表
通讯
功能框图
VDD_DAC
DGND_DAC
VREF
14位DAC
VOUT_DAC
AGND_DAC
CS_DAC
DIN
SCLK
控制
逻辑
14位数据锁存器
–IN1
+IN1
+VS1
串行输入寄存器
VOUT1
–VS1
常见
AD15700
1.5k
1.5k
RA1
RB1
REF
REFGND
IND(4R)
INC(4R)
INB(2R)
INA （R）的
INGND
VOUT2
+VS2
+IN2
–IN2
–VS2
时钟
SAR ADC
控制逻辑和
校准电路
4R
4R
2R
R
交换的
CAP DAC
并行
接口
16
串行
PORT
RC1
RPAD1
OVDD
OGND
SER / PAR
忙
D[15:0]
CS_ADC
RD
OB/2C
BYTESWAP
AVDD
概述
PD
RESET
1.5k
RPAD2
1.5k
AGND_ADC
该AD15700是一个精密组件接口的模拟输入
和输出通道的数字处理器。它是理想的面积 -
有限的应用需要最大的电路密度。该
AD15700包含一个16位的功能， 1 MSPS充电
再分配特区模拟 - 数字转换器，工作从
一个5 V电源。高速16 - bit采样ADC新断路器
porates电阻输入分频器，允许不同的输入范围，一
内部转换时钟，纠错电路，以及串行
和并行系统接口端口。该AD15700还包含一个
14位，串行输入，电压输出DAC，可工作于5 V
供应和具有1的沉降时间
女士。
两个单或分离电源
电压反馈型放大器具有轨到轨输入和输出
特性具有80 MHz的小信号带宽
10
毫伏/°C的
失调漂移为ADC和DAC缓冲能力。
该中心抽头3千瓦电阻精密电阻网络
与2 PPM / ∞C比跟踪提供低增益漂移时
用于缩放。
在ADC ，DAC和放大器功能被电隔离的
彼此以提供最大的设计灵活性。输入
该转换器的输出信号调理电路可以很容易地
在电路板的设备下配置了短互联
的水平。该AD15700为10毫米CSPBGA封装。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。商标
注册商标是其各自公司的财产。
RA2 RB2 RC2
经
CNVST
冲动
DVDD
DGND
ADC
产品亮点
1.快速ADC吞吐量。
该AD15700采用了高速， 1 MSPS ， 16位
SAR ADC 。
2.卓越的ADC INL 。
在16位ADC具有的最大积分nonlineariy
2.5 LSB ，无失码。
3.两个精密电阻器网络与2 PPM / ∞C比
跟踪增益设置。
4.低功耗。
通常情况下132毫瓦最高性能水平。
5.工业级温度范围： -40∞C至+ 85∞C 。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
2003 ADI公司保留所有权利。
AD15700–SPECIFICATIONS
16位ADC的电特性
参数
决议
模拟量输入
电压范围
共模输入电压
模拟输入CMRR
输入阻抗
吞吐速度
完整的周期
吞吐率
转换之间的时间
完整的周期
吞吐率
完整的周期
吞吐率
DC精度
积分非线性误差
无失码
过渡噪声
双极性零误差
2
, T
民
给T
最大
2
（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， 0VDD = 2.7 V至5.25 V ，除非
另有说明）。
民
16
典型值
最大
单位
位
条件
VIND - VINGND
VINGND
f
IN
= 100千赫
±4
REF ， 0 V至4 REF ，
±2
REF （见表一）
–0.1
+0.5
74
见表一
1
1000
1
1.25
800
1.5
666
+2.5
0.7
–45
±
0.1%
+45
V
dB
在经模式
在经模式
在经模式
在正常模式下
在正常模式下
在脉冲模式
在脉冲模式
1
0
0
–2.5
16
ms
kSPS时
ms
ms
kSPS时
ms
kSPS时
最低位
1
位
最低位
最低位
％ FSR的
％ FSR的
％ FSR的
％ FSR的
最低位
dB
3
dB
dB
dB
dB
dB
dB
兆赫
ns
ps的均方根
ns
V
mA
±
5 V范围，正常或
脉冲模式
其他范围或模式
双极满量程误差，T
民
给T
最大
单极性零误差
2
, T
民
给T
最大
单极性满量程误差
2
, T
民
给T
最大
电源灵敏度
AVDD = 5 V
±
5%
AC精度
信号 - 噪声
无杂散动态范围
总谐波失真
信号与（噪声+失真）
-3 dB的输入带宽
采样动态
孔径延迟
孔径抖动
瞬态响应
参考
外部参考电压范围
外部参考电流消耗
数字输入
逻辑电平
V
IL
V
IH
I
IL
I
IH
f
IN
= 20千赫
f
IN
250千赫
f
IN
250千赫
f
IN
= 20千赫
f
IN
250千赫
f
IN
= 20千赫
f
IN
= 250千赫， -60 dB输入
–0.38
–0.18
–0.76
±
9.5
90
90
100
–100
–100
90
30
9.6
2
5
+0.38
+0.18
+0.76
89
–96
88.5
满量程步骤
2.3
1 MSPS吞吐量
2.5
200
250
3.0
–0.3
+2.0
–1
–1
+0.8
DVDD + 0.3
+1
+1
V
V
mA
mA
–2–
REV 。一
AD15700
参数
数字输出
数据格式
流水线延迟
V
OL
V
OH
电源
指定的性能
AVDD
DVDD
OVDD
工作电流
4
AVDD
DVDD
5
OVDD
5
功耗
5, 6
8
条件
民
典型值
最大
单位
I
SINK
= 1.6毫安
I
来源
= –570
mA
并行或串行16位
转换结果立即可用
转换完成后，
0.4
OVDD - 0.6
V
V
4.75
4.75
2.7
5
5
5.25
5.25
5.25
V
V
V
mA
mA
mA
mW
mW
mW
mW
∞C
666 kSPS的吞吐
7
100 SPS吞吐量
7
1 MSPS吞吐量
4
15
7.2
37
84
15
112
95
125
1
+85
在掉电模式
温度范围
指定的性能
T
民
给T
最大
–40
笔记
1
LSB表示最低有效位。与
±
5 V输入范围，一个LSB为152.588
毫伏。
2
这些规范不包括从外部引用错误的贡献。
3
以dB为单位，所有规格均参考满量程输入FS 。测试用的输入信号，在0.5分贝以下满刻度，除非另有规定。
4
在经模式。
5
经过测试，在并行读取模式。
6
测试了0 V至5 V范围， VIN - VINGND = 0 V.
7
在脉冲模式。
8
随着OVDD DVDD + 0.3 V以下，并分别被迫OVDD或OGND ，所有数字输入。
特定网络阳离子如有更改，恕不另行通知。
表一，模拟量输入配置
输入电压范围
±
4 REF
±
2 REF
±
REF
0 V至REF 4
0 V至REF 2
0 V至REF
IND(4R)
V
IN
V
IN
V
IN
V
IN
V
IN
V
IN
INC(4R)
INGND
V
IN
V
IN
V
IN
V
IN
V
IN
INB(2R)
INGND
INGND
V
IN
INGND
V
IN
V
IN
INA （R）的
REF
REF
REF
INGND
INGND
V
IN
输入阻抗
1
1.63千瓦
948
W
711
W
948
W
711
W
注2
笔记
1
典型的模拟输入阻抗。
2
对于该范围，则输入为高阻抗。
REV 。一
–3–
AD15700
16位ADC时序特性
（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， 0VDD = 2.7 V至5.25 V ，除非另有说明。 ）
参数
参阅图14和15
脉宽转换
转换之间的时间
（经模式/普通模式/脉冲模式）
CNVST
低到繁忙的延迟
繁忙的所有模式除了在主后，串行读
转换模式（经模式/普通模式/脉冲模式）
孔径延迟
转换结束繁忙的低延迟
转换时间（扭曲模式/普通模式/脉冲模式）
采集时间
复位脉冲宽度
参阅图16，图17，图18 （并行接口模式）
CNVST
低到数据有效延迟
（经模式/普通模式/脉冲模式）
数据有效繁忙低延迟
总线访问请求到数据有效
总线释放时间
参见图20和21 （主串行接口模式）
2
CS_ADC
低到SYNC有效延迟
CS_ADC
低到内部SCLK有效延迟
CS_ADC
低到SDOUT延迟
CNVST
低到SYNC延迟时间（转换期间读取）
（经模式/普通模式/脉冲模式）
SYNC断言到SCLK第一边沿延迟
3
内部SCLK周期
3
内部SCLK高
3
内部SCLK LOW
3
SDOUT有效建立时间
3
SDOUT有效保持时间
3
SCLK最后一个边沿来同步延迟
3
CS_ADC
HIGH到SYNC HI -Z
CS_ADC
高到内部SCLK HI -Z
CS_ADC
高到SDOUT HI -Z
在主串繁忙的转换后阅读
3
CNVST
低到同步断言延迟
掌握转换后串行读
SYNC拉高繁忙低延迟
参见图22和24 （从串行接口模式）
外部SCLK建立时间
外部SCLK有效沿到SDOUT延迟
SDIN建立时间
SDIN保持时间
外部SCLK周期
外部SCLK高
外部SCLK LOW
符号
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
t
30
t
31
t
32
t
33
t
34
t
35
t
36
t
37
5
3
5
5
25
10
10
4
25
15
9
4.5
2
3
20
5
40
15
10
10
10
25/275/525
2
10
0.75/1/1.25
1
10
0.75/1/1.25
民
5
1/1.25/1.5
典型值
最大
单位
ns
ms
ns
ms
ns
ns
ms
ms
ns
ms
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
ms
ns
ns
ns
ns
ns
ns
ns
ns
注1
30
0.75/1/1.25
40
10
10
10
见表二
0.75/1/1.25
25
16
笔记
1
仅在经编模式下，转换之间的最大间隔时间为1毫秒;否则，没有所需的最大时间。
2
在串行接口模式时，SYNC ，SCLK和SDOUT的时序与最大载荷C定义
L
10 pF的;否则，负载为60 pF的最大值。
3
在串行主在转换模式下读取。见表二。
特定网络阳离子如有更改，恕不另行通知。
–4–
REV 。一
AD15700
表II中。的串行时钟时序主机读取转换后
DIVSCLK[1]
DIVSCLK[0]
SYNC到SCLK第一边沿延迟最少
内部SCLK周期最短
内部SCLK周期最大
内部SCLK较高的最低
内部SCLK较低的最低
SDOUT有效建立时间最短
SDOUT有效保持时间最短
SCLK最后一个边沿到SYNC延迟最小化
繁忙的宽度最大（经编）
繁忙的最大宽度（正常）
繁忙的最大宽度（脉冲）
符号
0
0
4
25
40
15
9
4.5
2
3
1.5
1.75
2
0
1
20
50
70
25
24
22
4
60
2
2.25
2.5
1
0
20
100
140
50
49
22
30
140
3
3.25
3.5
1
1
20
200
280
100
99
22
89
300
5.25
5.5
5.75
单位
ns
ns
ns
ns
ns
ns
ns
ns
ms
ms
ms
t
18
t
19
t
19
t
20
t
21
t
22
t
23
t
24
t
28
t
28
t
28
1.6mA
I
OL
输出
针
1.4V
C
L
60pF
500mA
I
OH
在串行接口模式下， SYNC ，SCLK和
SDOUT正时，最大负载情况确定
C
L
; 10pF的作者否则，负载60pF最大。
图1.负载电路的数字接口时序， SDOUT ， SYNC ， SCLK输出，C
L
= 10 pF的
0.8V
2V
t
延迟
2V
0.8V
t
延迟
2V
0.8V
图2.电压参考电平的时序
REV 。一
–5–
1 MSPS 16位/ 14位
模拟量I / O端口
AD15700
特点
16位A / D转换器
1 MSPS
S / （N + D ） 90 dB典型值@ 250千赫
无流水线延迟
14位D / A转换器
建立时间： 1秒
S / N ：93 dB典型值
2 80 MHz的放大器
30 V / s的压摆率
轨至轨输入和输出
输出15 mA电流
2增益设置中心抽头电阻
电阻率追踪：为2ppm / C
单极性工作
SPI
/ QSPI / MICROWIRE / DSP兼容
132 mW的典型功耗
应用
光学MEMS镜控制
工业过程控制
数据采集
仪器仪表
通讯
功能框图
VDD_DAC
DGND_DAC
VREF
14位DAC
VOUT_DAC
AGND_DAC
CS_DAC
DIN
SCLK
控制
逻辑
14位数据锁存器
–IN1
+IN1
+VS1
串行输入寄存器
VOUT1
–VS1
常见
AD15700
1.5k
1.5k
RA1
RB1
REF
REFGND
IND(4R)
INC(4R)
INB(2R)
INA （R）的
INGND
VOUT2
+VS2
+IN2
–IN2
–VS2
时钟
SAR ADC
控制逻辑和
校准电路
4R
4R
2R
R
交换的
CAP DAC
并行
接口
16
串行
PORT
RC1
RPAD1
OVDD
OGND
SER / PAR
忙
D[15:0]
CS_ADC
RD
OB/2C
BYTESWAP
AVDD
概述
PD
RESET
1.5k
RPAD2
1.5k
AGND_ADC
该AD15700是一个精密组件接口的模拟输入
和输出通道的数字处理器。它是理想的面积 -
有限的应用需要最大的电路密度。该
AD15700包含一个16位的功能， 1 MSPS充电
再分配特区模拟 - 数字转换器，工作从
一个5 V电源。高速16 - bit采样ADC新断路器
porates电阻输入分频器，允许不同的输入范围，一
内部转换时钟，纠错电路，以及串行
和并行系统接口端口。该AD15700还包含一个
14位，串行输入，电压输出DAC，可工作于5 V
供应和具有1的沉降时间
女士。
两个单或分离电源
电压反馈型放大器具有轨到轨输入和输出
特性具有80 MHz的小信号带宽
10
毫伏/°C的
失调漂移为ADC和DAC缓冲能力。
该中心抽头3千瓦电阻精密电阻网络
与2 PPM / ∞C比跟踪提供低增益漂移时
用于缩放。
在ADC ，DAC和放大器功能被电隔离的
彼此以提供最大的设计灵活性。输入
该转换器的输出信号调理电路可以很容易地
在电路板的设备下配置了短互联
的水平。该AD15700为10毫米CSPBGA封装。
REV 。一
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。商标
注册商标是其各自公司的财产。
RA2 RB2 RC2
经
CNVST
冲动
DVDD
DGND
ADC
产品亮点
1.快速ADC吞吐量。
该AD15700采用了高速， 1 MSPS ， 16位
SAR ADC 。
2.卓越的ADC INL 。
在16位ADC具有的最大积分nonlineariy
2.5 LSB ，无失码。
3.两个精密电阻器网络与2 PPM / ∞C比
跟踪增益设置。
4.低功耗。
通常情况下132毫瓦最高性能水平。
5.工业级温度范围： -40∞C至+ 85∞C 。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
2003 ADI公司保留所有权利。
AD15700–SPECIFICATIONS
16位ADC的电特性
参数
决议
模拟量输入
电压范围
共模输入电压
模拟输入CMRR
输入阻抗
吞吐速度
完整的周期
吞吐率
转换之间的时间
完整的周期
吞吐率
完整的周期
吞吐率
DC精度
积分非线性误差
无失码
过渡噪声
双极性零误差
2
, T
民
给T
最大
2
（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， 0VDD = 2.7 V至5.25 V ，除非
另有说明）。
民
16
典型值
最大
单位
位
条件
VIND - VINGND
VINGND
f
IN
= 100千赫
±4
REF ， 0 V至4 REF ，
±2
REF （见表一）
–0.1
+0.5
74
见表一
1
1000
1
1.25
800
1.5
666
+2.5
0.7
–45
±
0.1%
+45
V
dB
在经模式
在经模式
在经模式
在正常模式下
在正常模式下
在脉冲模式
在脉冲模式
1
0
0
–2.5
16
ms
kSPS时
ms
ms
kSPS时
ms
kSPS时
最低位
1
位
最低位
最低位
％ FSR的
％ FSR的
％ FSR的
％ FSR的
最低位
dB
3
dB
dB
dB
dB
dB
dB
兆赫
ns
ps的均方根
ns
V
mA
±
5 V范围，正常或
脉冲模式
其他范围或模式
双极满量程误差，T
民
给T
最大
单极性零误差
2
, T
民
给T
最大
单极性满量程误差
2
, T
民
给T
最大
电源灵敏度
AVDD = 5 V
±
5%
AC精度
信号 - 噪声
无杂散动态范围
总谐波失真
信号与（噪声+失真）
-3 dB的输入带宽
采样动态
孔径延迟
孔径抖动
瞬态响应
参考
外部参考电压范围
外部参考电流消耗
数字输入
逻辑电平
V
IL
V
IH
I
IL
I
IH
f
IN
= 20千赫
f
IN
250千赫
f
IN
250千赫
f
IN
= 20千赫
f
IN
250千赫
f
IN
= 20千赫
f
IN
= 250千赫， -60 dB输入
–0.38
–0.18
–0.76
±
9.5
90
90
100
–100
–100
90
30
9.6
2
5
+0.38
+0.18
+0.76
89
–96
88.5
满量程步骤
2.3
1 MSPS吞吐量
2.5
200
250
3.0
–0.3
+2.0
–1
–1
+0.8
DVDD + 0.3
+1
+1
V
V
mA
mA
–2–
REV 。一
AD15700
参数
数字输出
数据格式
流水线延迟
V
OL
V
OH
电源
指定的性能
AVDD
DVDD
OVDD
工作电流
4
AVDD
DVDD
5
OVDD
5
功耗
5, 6
8
条件
民
典型值
最大
单位
I
SINK
= 1.6毫安
I
来源
= –570
mA
并行或串行16位
转换结果立即可用
转换完成后，
0.4
OVDD - 0.6
V
V
4.75
4.75
2.7
5
5
5.25
5.25
5.25
V
V
V
mA
mA
mA
mW
mW
mW
mW
∞C
666 kSPS的吞吐
7
100 SPS吞吐量
7
1 MSPS吞吐量
4
15
7.2
37
84
15
112
95
125
1
+85
在掉电模式
温度范围
指定的性能
T
民
给T
最大
–40
笔记
1
LSB表示最低有效位。与
±
5 V输入范围，一个LSB为152.588
毫伏。
2
这些规范不包括从外部引用错误的贡献。
3
以dB为单位，所有规格均参考满量程输入FS 。测试用的输入信号，在0.5分贝以下满刻度，除非另有规定。
4
在经模式。
5
经过测试，在并行读取模式。
6
测试了0 V至5 V范围， VIN - VINGND = 0 V.
7
在脉冲模式。
8
随着OVDD DVDD + 0.3 V以下，并分别被迫OVDD或OGND ，所有数字输入。
特定网络阳离子如有更改，恕不另行通知。
表一，模拟量输入配置
输入电压范围
±
4 REF
±
2 REF
±
REF
0 V至REF 4
0 V至REF 2
0 V至REF
IND(4R)
V
IN
V
IN
V
IN
V
IN
V
IN
V
IN
INC(4R)
INGND
V
IN
V
IN
V
IN
V
IN
V
IN
INB(2R)
INGND
INGND
V
IN
INGND
V
IN
V
IN
INA （R）的
REF
REF
REF
INGND
INGND
V
IN
输入阻抗
1
1.63千瓦
948
W
711
W
948
W
711
W
注2
笔记
1
典型的模拟输入阻抗。
2
对于该范围，则输入为高阻抗。
REV 。一
–3–
AD15700
16位ADC时序特性
（ -40°C至+ 85°C ， AVDD = DVDD = 5 V ， 0VDD = 2.7 V至5.25 V ，除非另有说明。 ）
参数
参阅图14和15
脉宽转换
转换之间的时间
（经模式/普通模式/脉冲模式）
CNVST
低到繁忙的延迟
繁忙的所有模式除了在主后，串行读
转换模式（经模式/普通模式/脉冲模式）
孔径延迟
转换结束繁忙的低延迟
转换时间（扭曲模式/普通模式/脉冲模式）
采集时间
复位脉冲宽度
参阅图16，图17，图18 （并行接口模式）
CNVST
低到数据有效延迟
（经模式/普通模式/脉冲模式）
数据有效繁忙低延迟
总线访问请求到数据有效
总线释放时间
参见图20和21 （主串行接口模式）
2
CS_ADC
低到SYNC有效延迟
CS_ADC
低到内部SCLK有效延迟
CS_ADC
低到SDOUT延迟
CNVST
低到SYNC延迟时间（转换期间读取）
（经模式/普通模式/脉冲模式）
SYNC断言到SCLK第一边沿延迟
3
内部SCLK周期
3
内部SCLK高
3
内部SCLK LOW
3
SDOUT有效建立时间
3
SDOUT有效保持时间
3
SCLK最后一个边沿来同步延迟
3
CS_ADC
HIGH到SYNC HI -Z
CS_ADC
高到内部SCLK HI -Z
CS_ADC
高到SDOUT HI -Z
在主串繁忙的转换后阅读
3
CNVST
低到同步断言延迟
掌握转换后串行读
SYNC拉高繁忙低延迟
参见图22和24 （从串行接口模式）
外部SCLK建立时间
外部SCLK有效沿到SDOUT延迟
SDIN建立时间
SDIN保持时间
外部SCLK周期
外部SCLK高
外部SCLK LOW
符号
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
t
30
t
31
t
32
t
33
t
34
t
35
t
36
t
37
5
3
5
5
25
10
10
4
25
15
9
4.5
2
3
20
5
40
15
10
10
10
25/275/525
2
10
0.75/1/1.25
1
10
0.75/1/1.25
民
5
1/1.25/1.5
典型值
最大
单位
ns
ms
ns
ms
ns
ns
ms
ms
ns
ms
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
ms
ns
ns
ns
ns
ns
ns
ns
ns
注1
30
0.75/1/1.25
40
10
10
10
见表二
0.75/1/1.25
25
16
笔记
1
仅在经编模式下，转换之间的最大间隔时间为1毫秒;否则，没有所需的最大时间。
2
在串行接口模式时，SYNC ，SCLK和SDOUT的时序与最大载荷C定义
L
10 pF的;否则，负载为60 pF的最大值。
3
在串行主在转换模式下读取。见表二。
特定网络阳离子如有更改，恕不另行通知。
–4–
REV 。一
AD15700
表II中。的串行时钟时序主机读取转换后
DIVSCLK[1]
DIVSCLK[0]
SYNC到SCLK第一边沿延迟最少
内部SCLK周期最短
内部SCLK周期最大
内部SCLK较高的最低
内部SCLK较低的最低
SDOUT有效建立时间最短
SDOUT有效保持时间最短
SCLK最后一个边沿到SYNC延迟最小化
繁忙的宽度最大（经编）
繁忙的最大宽度（正常）
繁忙的最大宽度（脉冲）
符号
0
0
4
25
40
15
9
4.5
2
3
1.5
1.75
2
0
1
20
50
70
25
24
22
4
60
2
2.25
2.5
1
0
20
100
140
50
49
22
30
140
3
3.25
3.5
1
1
20
200
280
100
99
22
89
300
5.25
5.5
5.75
单位
ns
ns
ns
ns
ns
ns
ns
ns
ms
ms
ms
t
18
t
19
t
19
t
20
t
21
t
22
t
23
t
24
t
28
t
28
t
28
1.6mA
I
OL
输出
针
1.4V
C
L
60pF
500mA
I
OH
在串行接口模式下， SYNC ，SCLK和
SDOUT正时，最大负载情况确定
C
L
; 10pF的作者否则，负载60pF最大。
图1.负载电路的数字接口时序， SDOUT ， SYNC ， SCLK输出，C
L
= 10 pF的
0.8V
2V
t
延迟
2V
0.8V
t
延迟
2V
0.8V
图2.电压参考电平的时序
REV 。一
–5–
QQ：2880707522 复制
