数据表
26182.126A
6812
A6812xA
负载
供应
串行
数据输出
OUT
20
OUT
19
OUT
18
OUT
17
OUT
16
OUT
15
OUT
14
OUT
13
OUT
12
OUT
11
消隐
地
1
2
3
4
5
6
V
BB
V
DD
28
27
26
25
24
23
逻辑
供应
串行
DATA IN
OUT
1
OUT
2
OUT
3
OUT
4
OUT
5
OUT
6
OUT
7
OUT
8
OUT
9
OUT
10
频闪
时钟
DABiC -IV 20位串行输入，
锁存源极驱动器
该A6812-器件结合了20位CMOS移位寄存器，
伴随数据锁存器和控制电路与双极采购
输出和PNP主动下拉电阻。设计主要是为了推动
真空荧光显示器， 60 V和-40 mA的输出额定值也
允许在许多其它外围功率驱动器中使用这些装置
应用程序。该A6812-拥有一个增强的数据输入速率（COM-
与老UCN / UCQ5812 -F相比）和控制输出转换
率。
CMOS移位寄存器和锁存允许直接连接与
基于微处理器的系统。与3.3 V或5 V逻辑电源，它们
将运营至少10兆赫。
CMOS串行数据输出允许级联的应用
系统蒸发散需要附加驱动线路。类似的装置可以作为
该A6809-和A6810- （10位） ， A6811- （12位） ，和A6818- （32
位）。
该A6812-输出源驱动器是NPN达林顿，能
采购高达40毫安。控制输出压摆率降低了电 -
磁噪声，这是一个重要的考虑因素在系统
包括电信和/或微处理器和满足
政府排放法规。对于数字间消隐，所有输出
司机可以被禁用，所有的灌电流驱动器打开一个空白字符
ING投入高。 PNP型有源上拉起伏会下沉至少2.5毫安。
两个温度范围可用于在获得最佳性能
商业（后缀S-）或工业（后缀E-）的应用程序。包
提供了用于通孔DIP （后缀-A ） ，表面贴装风格
SOIC （后缀-LW ） ，或最小面积的表面贴装PLCC （后缀
β-EP ） 。铜引线框架，低逻辑电功耗和低
输出饱和电压让这些司机电流为25 mA所有
持续输出超过+ 43 ℃（后缀-LW ） ， + 61 ° C（后缀
β-EP ） ，或+ 77 ° C（后缀-A ） 。
注册
注册
锁存器
锁存器
7
8
9
10
11
12
13
14
BLNK
22
21
20
19
18
17
ST
CLK
28
16
27
15
DWG 。 PP- 029-7
绝对最大额定值
在T
A
= 25
°
C
逻辑电源电压，V
DD
...................
7.0 V
驱动器电源电压，V
BB
...................
60 V
连续输出电流范围，
I
OUT
.........................
-40 mA至15毫安
输入电压范围，
V
IN
.......................
0.3 V到V
DD
+ 0.3 V
封装功耗，
P
D
........................................
请参阅图表
工作温度范围，T
A
（后缀' E- '） ..................
-40
°
C至+ 85
°
C
（后缀“ S- ” ） ..................
-20
°
C至+ 85
°
C
存储温度范围，
T
S
...............................
-55
°
C至+ 125
°
C
注意：这些CMOS器件具有输入静态
保护（ 2级） ，但仍容易受到
伤害，如果暴露在极高的静电
电荷。
特点
I
控制输出摆率
I
低输出饱和电压
I
高速数据存储
I
低功耗CMOS逻辑器件
I
60 V最小
和锁存器
输出故障
I
更换改进
I
高数据输入速率
对于TL5812- ， UCN5812- ，
I
PNP主动下拉电阻
和UCQ5812-
完整的零件号，包括一个后缀来标识工作
温度范围（E-或S-）和封装类型（ -A ， β-EP ，或-LW ） 。
通过完整的部件号总是订货，例如，
A6812SLW
.
6812
20位串行输入，
锁存源极驱动器
A6812xEP
串行
数据输出
逻辑
供应
负载
供应
串行
DATA IN
OUT
20
OUT
19
OUT
1
负载
供应
串行
数据输出
OUT
20
1
2
3
4
5
6
注册
注册
锁存器
锁存器
7
8
9
10
11
12
13
14
BLNK
ST
CLK
V
BB
A6812xLW
V
DD
28
27
26
25
24
23
22
21
20
19
18
17
28
16
27
15
逻辑
供应
串行
DATA IN
OUT
1
OUT
2
OUT
3
OUT
4
OUT
5
OUT
6
OUT
7
OUT
8
OUT
9
OUT
10
频闪
时钟
V
DD
28
V
BB
27
26
4
3
2
1
OUT
18
5
6
25
24
OUT
2
OUT
19
OUT
18
OUT
17
OUT
16
OUT
15
OUT
14
注册
锁存器
锁存器
7
8
9
10
OUT
12
11
注册
23
22
21
20
19
OUT
8
OUT
13
OUT
12
CLK
12
14
ST
17
13
15
16
18
OUT
11
地
消隐
频闪
时钟
OUT
10
OUT
9
OUT
11
消隐
DWG 。 PP- 059-1
地
典型的输入电路
DWG 。 PP- 029-8
VDD
ALLOWABLE封装功耗（瓦）
2.5
SU
FF
IX
IN
2.0
'E
P'
,R
1.5
SU
FF
IX
IX
FF
SU
', R
'A
θ
J
θ
J
A
=
55
°
C
/W
A
=
/W
°
C
45
DWG 。 EP- 010-5
“ LW
', R
θ
J
典型的输出驱动器
V
BB
1.0
A
=
66
°
C
/W
0.5
OUT
N
0
25
50
75
100
125
环境温度
°C
150
DWG 。 EP- 021-19
DWG 。 GP- 024-2
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
版权所有2000 ， Allegro MicroSystems公司
6812
20位串行输入，
锁存源极驱动器
在T电气特性
A
= +25
°
C（ A6812S- ） ，或在工作温度
范围（ A6812E- ），V
BB
= 60伏，除非另有说明。
限@ V
DD
= 3.3 V
特征
输出漏电流
输出电压
符号
I
CEX
V
OUT(1)
V
OUT(0)
输出下拉电流
输入电压
I
OUT(0)
V
IN(1)
V
IN(0)
输入电流
I
IN(1)
I
IN(0)
输入钳位电压
串行数据输出电压
V
IK
V
OUT(1)
V
OUT(0)
最大时钟频率
逻辑电源电流
f
c
I
DD(1)
I
DD(0)
空载电流
I
BB(1)
I
BB(0)
消隐到输出延迟
t
DIS （ BQ ）
t
EN（ BQ ）
选通到输出延迟
t
P（ STH- QL ）
t
P（ STH- QH ）
输出下降时间
输出上升时间
输出压摆率
t
f
t
r
dv / dt的
所有输出高
所有输出低
所有输出高，空载
所有输出低
C
L
= 30 pF的，50％至50％的
C
L
= 30 pF的，50％至50％的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
I
OUT
=
±200 A
V
IN
= V
DD
V
IN
= 0 V
I
IN
= -200
A
I
OUT
= -200
A
I
OUT
= 200
A
测试条件
V
OUT
= 0 V
I
OUT
= -25毫安
I
OUT
= 1毫安
V
OUT
= 5 V到V
BB
万。
—
57.5
—
2.5
2.2
—
—
—
—
2.8
—
10*
—
—
—
—
—
—
—
—
2.4
2.4
4.0
—
典型值。
<-0.1
58.3
1.0
5.0
—
—
<0.01
<-0.01
-0.8
3.05
0.15
—
0.25
0.25
3.0
0.2
0.7
1.8
0.7
1.8
—
—
—
50
马克斯。
-15
—
1.5
—
—
1.1
1.0
-1.0
-1.5
—
0.3
—
0.75
0.75
6.0
20
2.0
3.0
2.0
3.0
12
12
20
—
限@ V
DD
= 5 V
分钟。
—
57.5
—
2.5
3.3
—
—
—
—
4.5
—
10*
—
—
—
—
—
—
—
—
2.4
2.4
4.0
—
典型值。
<-0.1
58.3
1.0
5.0
—
—
<0.01
<-0.01
-0.8
4.75
0.15
—
0.3
0.3
3.0
0.2
0.7
1.8
0.7
1.8
—
—
—
50
马克斯。
-15
—
1.5
—
—
1.7
1.0
-1.0
-1.5
—
0.3
—
1.0
1.0
6.0
20
2.0
3.0
2.0
3.0
12
12
20
—
单位
A
V
V
mA
V
V
A
A
V
V
V
兆赫
mA
mA
mA
A
s
s
s
s
s
s
V / μs的
ns
时钟 - 串行数据输出延时T
ρ（ CH- SQX ）
负电流去连接定义为走出（采购）的特定网络版设备终端。
典型的数据是仅用于设计信息，并在T
A
= +25°C.
*工作的时钟频率大于特定网络版最低是可能的，但不是warranteed 。
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
6812
20位串行输入，
锁存源极驱动器
时序要求和特异性阳离子
（逻辑电平V
DD
和地面）
C
时钟
A
串行
DATA IN
数据
50%
B
50%
t
ρ（ CH- SQX ）
串行
数据输出
D
频闪
50%
50%
数据
E
消隐
LOW =所有输出启用
t
P（ STH- QH ）
t
P（ STH- QL ）
90%
OUT
N
数据
10%
DWG 。 WP- 029
HIGH =所有输出消隐（已禁用）
消隐
50%
t
DIS （ BQ ）
t
EN（ BQ ）
OUT
N
t
r
90%
10%
t
f
数据
DWG 。 WP- 030
A.
数据活动时间时钟脉冲之前
（数据建立时间） ，T
SU（ D）
......................................
25纳秒
B.
数据活动时间时钟脉冲后
（数据保持时间） ，T
H（ D）
............................................
25纳秒
C.
时钟脉冲宽度，T
瓦特（CH）
............................................
50纳秒
D.
之间的时钟激活和频闪灯， t时间
SU（ C）
....
100纳秒
E.
选通脉冲宽度，T
W（ STH ）
..........................................
50纳秒
注 - 时机是代表一个10 MHz的时钟。更高
速度可能达到的具有增大的电源电压;
操作在高温下会降低指定
最大时钟频率。
对串行数据输出的数据信息。该
串行数据必须先于上升沿出现在输入
该时钟输入波形。
信息中存在的任何寄存器被转移到
当STROBE为高电平（串行到并行锁存器分别
转化率）。该锁存器将继续接受新的数据作为
只要STROBE保持高位。应用场合
锁存器被旁路（频闪拉高）将要求
消隐输入是串行数据输入过程中的高。
当消隐输入为高电平时，输出源
驱动器被禁用（ OFF） ; PNP型有源下拉片
司机开。存储在锁存器中的信息是不
受消隐输入。随着消隐输入
低时，输出由它们各自的状态控制
锁存器。
串行数据输入端存在被转移到移
上的逻辑“0”到逻辑“1”的时钟的过渡寄存器
输入脉冲。在随后的时钟脉冲，寄存器转移
www.allegromicro.com
数据表
26182.126A
6812
A6812xA
负载
供应
串行
数据输出
OUT
20
OUT
19
OUT
18
OUT
17
OUT
16
OUT
15
OUT
14
OUT
13
OUT
12
OUT
11
消隐
地
1
2
3
4
5
6
V
BB
V
DD
28
27
26
25
24
23
逻辑
供应
串行
DATA IN
OUT
1
OUT
2
OUT
3
OUT
4
OUT
5
OUT
6
OUT
7
OUT
8
OUT
9
OUT
10
频闪
时钟
DABiC -IV 20位串行输入，
锁存源极驱动器
该A6812-器件结合了20位CMOS移位寄存器，
伴随数据锁存器和控制电路与双极采购
输出和PNP主动下拉电阻。设计主要是为了推动
真空荧光显示器， 60 V和-40 mA的输出额定值也
允许在许多其它外围功率驱动器中使用这些装置
应用程序。该A6812-拥有一个增强的数据输入速率（COM-
与老UCN / UCQ5812 -F相比）和控制输出转换
率。
CMOS移位寄存器和锁存允许直接连接与
基于微处理器的系统。与3.3 V或5 V逻辑电源，它们
将运营至少10兆赫。
CMOS串行数据输出允许级联的应用
系统蒸发散需要附加驱动线路。类似的装置可以作为
该A6809-和A6810- （10位） ， A6811- （12位） ，和A6818- （32
位）。
该A6812-输出源驱动器是NPN达林顿，能
采购高达40毫安。控制输出压摆率降低了电 -
磁噪声，这是一个重要的考虑因素在系统
包括电信和/或微处理器和满足
政府排放法规。对于数字间消隐，所有输出
司机可以被禁用，所有的灌电流驱动器打开一个空白字符
ING投入高。 PNP型有源上拉起伏会下沉至少2.5毫安。
两个温度范围可用于在获得最佳性能
商业（后缀S-）或工业（后缀E-）的应用程序。包
提供了用于通孔DIP （后缀-A ） ，表面贴装风格
SOIC （后缀-LW ） ，或最小面积的表面贴装PLCC （后缀
β-EP ） 。铜引线框架，低逻辑电功耗和低
输出饱和电压让这些司机电流为25 mA所有
持续输出超过+ 43 ℃（后缀-LW ） ， + 61 ° C（后缀
β-EP ） ，或+ 77 ° C（后缀-A ） 。
注册
注册
锁存器
锁存器
7
8
9
10
11
12
13
14
BLNK
22
21
20
19
18
17
ST
CLK
28
16
27
15
DWG 。 PP- 029-7
绝对最大额定值
在T
A
= 25
°
C
逻辑电源电压，V
DD
...................
7.0 V
驱动器电源电压，V
BB
...................
60 V
连续输出电流范围，
I
OUT
.........................
-40 mA至15毫安
输入电压范围，
V
IN
.......................
0.3 V到V
DD
+ 0.3 V
封装功耗，
P
D
........................................
请参阅图表
工作温度范围，T
A
（后缀' E- '） ..................
-40
°
C至+ 85
°
C
（后缀“ S- ” ） ..................
-20
°
C至+ 85
°
C
存储温度范围，
T
S
...............................
-55
°
C至+ 125
°
C
注意：这些CMOS器件具有输入静态
保护（ 2级） ，但仍容易受到
伤害，如果暴露在极高的静电
电荷。
特点
I
控制输出摆率
I
低输出饱和电压
I
高速数据存储
I
低功耗CMOS逻辑器件
I
60 V最小
和锁存器
输出故障
I
更换改进
I
高数据输入速率
对于TL5812- ， UCN5812- ，
I
PNP主动下拉电阻
和UCQ5812-
完整的零件号，包括一个后缀来标识工作
温度范围（E-或S-）和封装类型（ -A ， β-EP ，或-LW ） 。
通过完整的部件号总是订货，例如，
A6812SLW
.
6812
20位串行输入，
锁存源极驱动器
A6812xEP
串行
数据输出
逻辑
供应
负载
供应
串行
DATA IN
OUT
20
OUT
19
OUT
1
负载
供应
串行
数据输出
OUT
20
1
2
3
4
5
6
注册
注册
锁存器
锁存器
7
8
9
10
11
12
13
14
BLNK
ST
CLK
V
BB
A6812xLW
V
DD
28
27
26
25
24
23
22
21
20
19
18
17
28
16
27
15
逻辑
供应
串行
DATA IN
OUT
1
OUT
2
OUT
3
OUT
4
OUT
5
OUT
6
OUT
7
OUT
8
OUT
9
OUT
10
频闪
时钟
V
DD
28
V
BB
27
26
4
3
2
1
OUT
18
5
6
25
24
OUT
2
OUT
19
OUT
18
OUT
17
OUT
16
OUT
15
OUT
14
注册
锁存器
锁存器
7
8
9
10
OUT
12
11
注册
23
22
21
20
19
OUT
8
OUT
13
OUT
12
CLK
12
14
ST
17
13
15
16
18
OUT
11
地
消隐
频闪
时钟
OUT
10
OUT
9
OUT
11
消隐
DWG 。 PP- 059-1
地
典型的输入电路
DWG 。 PP- 029-8
VDD
ALLOWABLE封装功耗（瓦）
2.5
SU
FF
IX
IN
2.0
'E
P'
,R
1.5
SU
FF
IX
IX
FF
SU
', R
'A
θ
J
θ
J
A
=
55
°
C
/W
A
=
/W
°
C
45
DWG 。 EP- 010-5
“ LW
', R
θ
J
典型的输出驱动器
V
BB
1.0
A
=
66
°
C
/W
0.5
OUT
N
0
25
50
75
100
125
环境温度
°C
150
DWG 。 EP- 021-19
DWG 。 GP- 024-2
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
版权所有2000 ， Allegro MicroSystems公司
6812
20位串行输入，
锁存源极驱动器
在T电气特性
A
= +25
°
C（ A6812S- ） ，或在工作温度
范围（ A6812E- ），V
BB
= 60伏，除非另有说明。
限@ V
DD
= 3.3 V
特征
输出漏电流
输出电压
符号
I
CEX
V
OUT(1)
V
OUT(0)
输出下拉电流
输入电压
I
OUT(0)
V
IN(1)
V
IN(0)
输入电流
I
IN(1)
I
IN(0)
输入钳位电压
串行数据输出电压
V
IK
V
OUT(1)
V
OUT(0)
最大时钟频率
逻辑电源电流
f
c
I
DD(1)
I
DD(0)
空载电流
I
BB(1)
I
BB(0)
消隐到输出延迟
t
DIS （ BQ ）
t
EN（ BQ ）
选通到输出延迟
t
P（ STH- QL ）
t
P（ STH- QH ）
输出下降时间
输出上升时间
输出压摆率
t
f
t
r
dv / dt的
所有输出高
所有输出低
所有输出高，空载
所有输出低
C
L
= 30 pF的，50％至50％的
C
L
= 30 pF的，50％至50％的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
I
OUT
=
±200 A
V
IN
= V
DD
V
IN
= 0 V
I
IN
= -200
A
I
OUT
= -200
A
I
OUT
= 200
A
测试条件
V
OUT
= 0 V
I
OUT
= -25毫安
I
OUT
= 1毫安
V
OUT
= 5 V到V
BB
万。
—
57.5
—
2.5
2.2
—
—
—
—
2.8
—
10*
—
—
—
—
—
—
—
—
2.4
2.4
4.0
—
典型值。
<-0.1
58.3
1.0
5.0
—
—
<0.01
<-0.01
-0.8
3.05
0.15
—
0.25
0.25
3.0
0.2
0.7
1.8
0.7
1.8
—
—
—
50
马克斯。
-15
—
1.5
—
—
1.1
1.0
-1.0
-1.5
—
0.3
—
0.75
0.75
6.0
20
2.0
3.0
2.0
3.0
12
12
20
—
限@ V
DD
= 5 V
分钟。
—
57.5
—
2.5
3.3
—
—
—
—
4.5
—
10*
—
—
—
—
—
—
—
—
2.4
2.4
4.0
—
典型值。
<-0.1
58.3
1.0
5.0
—
—
<0.01
<-0.01
-0.8
4.75
0.15
—
0.3
0.3
3.0
0.2
0.7
1.8
0.7
1.8
—
—
—
50
马克斯。
-15
—
1.5
—
—
1.7
1.0
-1.0
-1.5
—
0.3
—
1.0
1.0
6.0
20
2.0
3.0
2.0
3.0
12
12
20
—
单位
A
V
V
mA
V
V
A
A
V
V
V
兆赫
mA
mA
mA
A
s
s
s
s
s
s
V / μs的
ns
时钟 - 串行数据输出延时T
ρ（ CH- SQX ）
负电流去连接定义为走出（采购）的特定网络版设备终端。
典型的数据是仅用于设计信息，并在T
A
= +25°C.
*工作的时钟频率大于特定网络版最低是可能的，但不是warranteed 。
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
6812
20位串行输入，
锁存源极驱动器
时序要求和特异性阳离子
（逻辑电平V
DD
和地面）
C
时钟
A
串行
DATA IN
数据
50%
B
50%
t
ρ（ CH- SQX ）
串行
数据输出
D
频闪
50%
50%
数据
E
消隐
LOW =所有输出启用
t
P（ STH- QH ）
t
P（ STH- QL ）
90%
OUT
N
数据
10%
DWG 。 WP- 029
HIGH =所有输出消隐（已禁用）
消隐
50%
t
DIS （ BQ ）
t
EN（ BQ ）
OUT
N
t
r
90%
10%
t
f
数据
DWG 。 WP- 030
A.
数据活动时间时钟脉冲之前
（数据建立时间） ，T
SU（ D）
......................................
25纳秒
B.
数据活动时间时钟脉冲后
（数据保持时间） ，T
H（ D）
............................................
25纳秒
C.
时钟脉冲宽度，T
瓦特（CH）
............................................
50纳秒
D.
之间的时钟激活和频闪灯， t时间
SU（ C）
....
100纳秒
E.
选通脉冲宽度，T
W（ STH ）
..........................................
50纳秒
注 - 时机是代表一个10 MHz的时钟。更高
速度可能达到的具有增大的电源电压;
操作在高温下会降低指定
最大时钟频率。
对串行数据输出的数据信息。该
串行数据必须先于上升沿出现在输入
该时钟输入波形。
信息中存在的任何寄存器被转移到
当STROBE为高电平（串行到并行锁存器分别
转化率）。该锁存器将继续接受新的数据作为
只要STROBE保持高位。应用场合
锁存器被旁路（频闪拉高）将要求
消隐输入是串行数据输入过程中的高。
当消隐输入为高电平时，输出源
驱动器被禁用（ OFF） ; PNP型有源下拉片
司机开。存储在锁存器中的信息是不
受消隐输入。随着消隐输入
低时，输出由它们各自的状态控制
锁存器。
串行数据输入端存在被转移到移
上的逻辑“0”到逻辑“1”的时钟的过渡寄存器
输入脉冲。在随后的时钟脉冲，寄存器转移
www.allegromicro.com
QQ：2880707522 复制
