6809
和
6810
A6810xA
DABiC -IV 10位串行输入，
锁存源极驱动器
该A6809-和A6810-设备结合10位CMOS移位
寄存器，随附的数据锁存器和控制电路与双极
源输出和PNP主动下拉电阻。设计主要是为了
驱动真空荧光显示器， 60 V和-40 mA的输出额定值
还允许将在许多其他外围设备的电源中使用这些器件
驱动器应用。该A6809-和A6810-配备了增强的数据
输入速率（与旧UCN / UCQ5810 -F相比），一个反面
受控的输出压摆率。该A6809xLW和A6810xLW是相同的
除了引脚排列。
CMOS移位寄存器和锁存允许直接连接与
基于微处理器的系统。与3.3 V或5 V逻辑电源，
典型的串行数据输入速率可达到33兆赫。
CMOS串行数据输出允许级联的应用
系统蒸发散需要附加驱动线路。类似的设备是无济于事，能够为
该A6811- （12位） ， A6812- （20比特），和A6818- （32位） 。
该A6809-和A6810-输出源驱动器是NPN Darling-
吨，可输出高达40毫安。控制输出压摆率
降低了电磁噪声，这是一个重要的考虑
包括电信和/或微处理器和系统
满足政府的排放法规。对于数字间消隐，所有
输出驱动器可以被禁用，所有的灌电流驱动器开启了
消隐输入高。即插即用主动下拉将吸收至少
2.5毫安。
所有器件均提供两种温度范围，以获得最佳
商业（后缀S-）业绩或工业（后缀E- ）应用
系统蒸发散。该A6810-有三种封装形式为通孔提供
DIP （后缀-A ） ，表面安装SOIC （后缀-LW ） ，或最小面积
表面贴装PLCC （后缀-EP ） 。该A6809-是在所提供的
SOIC （后缀-LW ）而已。铜引线框架，低逻辑电功率耗散
而不能使和低输出饱和电压允许所有设备采购
25毫安从所有输出连续超过最大操作
温度范围。
数据表
26182.124B
OUT
8
OUT
7
OUT
6
时钟
地
逻辑
供应
频闪
OUT
5
OUT
4
1
2
3
锁存器
4
5
6
7
8
9
V
DD
ST
CLK
注册
注册
锁存器
18
17
16
V
BB
15
14
BLNK
13
12
11
10
OUT
9
OUT
10
串行
数据输出
负载
供应
串行
DATA IN
消隐
OUT
1
OUT
2
OUT
3
DWG 。 PP- 029
绝对最大额定值
在T
A
= 25
°
C
逻辑电源电压，V
DD
...................
7.0 V
驱动器电源电压，V
BB
...................
60 V
连续输出电流范围，
I
OUT
.........................
-40 mA至15毫安
输入电压范围，
V
IN
.......................
0.3 V到V
DD
+ 0.3 V
封装功耗，
P
D
........................................
请参阅图表
工作温度范围，T
A
（后缀' E- '） ..................
-40
°
C至+ 85
°
C
（后缀“ S- ” ） ..................
-20
°
C至+ 85
°
C
存储温度范围，
T
S
...............................
-55
°
C至+ 125
°
C
特点
I
控制输出摆率
I
低输出饱和电压
I
高速数据存储
I
低功耗CMOS逻辑器件
I
60 V最小
和锁存器
输出故障
I
更换改进
I
高数据输入速率
对于TL4810- ， UCN5810- ，
I
PNP主动下拉电阻
和UCQ5810-
完整的零件号，包括一个后缀来标识工作
温度范围（E-或S-）和封装类型（ -A ， β-EP ，或-LW ） 。
通过完整的部件号总是订货，例如，
A6810SLW
.
注意：这些CMOS器件具有输入
静电保护（ 2级） ，但仍
容易受到损害，如果暴露在
极高的静电电荷。
6809
和
6810
10位串行输入，
锁存源极驱动器
典型的输出驱动器
V
BB
典型的输入电路
VDD
OUT
N
IN
DWG 。 EP- 021-19
A6809xLW
DWG 。 EP- 010-5
OUT
8
OUT
7
OUT
6
时钟
地
NO
连接
逻辑电源
频闪
OUT
5
OUT
4
1
2
3
锁存器
4
5
6
7
8
9
10
NC
V
DD
ST
注册
锁存器
CLK
注册
V
20
19
NC
18
17
16
15
BLNK
14
13
12
11
OUT
9
OUT
10
NO
连接
串行
数据输出
负载电源
串行
DATA IN
消隐
OUT
1
OUT
2
OUT
3
时钟
NC
地
逻辑
供应
频闪
4
5
6
7
8
V
DD
ST
CLK
A6810xEP
OUT
10
20
19
2
1
OUT
6
3
18
锁存器
注册
V
BB
17
16
注册
15
锁存器
BLNK
14
BB
串行
数据输出
负载
供应
NC
串行
DATA IN
消隐
12
10
11
OUT
5
OUT
1
13
9
DWG 。 PP- 029-9
DWG 。 PP- 059
A6810xLW
ALLOWABLE封装功耗（瓦）
2.5
后缀' EP '，R
θJA
= 59 ° C / W
OUT
8
OUT
7
OUT
6
时钟
地
逻辑电源
频闪
OUT
5
OUT
4
NO
连接
1
2
3
锁存器
4
5
6
7
8
9
10
NC
V
DD
ST
CLK
注册
注册
锁存器
20
19
18
V
BB
17
16
BLNK
15
14
13
12
NC
11
OUT
9
OUT
10
串行
数据输出
负载电源
串行
DATA IN
消隐
OUT
1
OUT
2
OUT
3
NO
连接
2.0
后缀' A' ，R
θJA
= 60 ° C / W
1.5
1.0
0.5
后缀' LW '，R
θJA
= 70 ° C / W
0
25
50
75
100
125
环境温度
°C
150
DWG 。 PP- 029-2
DWG 。 GP- 024-1
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
版权所有 1998年， 2000 Allegro MicroSystems公司
6809
和
6810
10位串行输入，
锁存源极驱动器
在T电气特性
A
= +25
°
C（ A6809SLW & A6810S- ）或以上操作系统
温度范围（ A6809ELW & A6810E- ） ，V
BB
= 60伏，除非另有说明。
限@ V
DD
= 3.3 V
特征
输出漏电流
输出电压
符号
I
CEX
V
OUT(1)
V
OUT(0)
输出下拉电流
输入电压
I
OUT(0)
V
IN(1)
V
IN(0)
输入电流
I
IN(1)
I
IN(0)
输入钳位电压
串行数据输出电压
V
IK
V
OUT(1)
V
OUT(0)
最大时钟频率
逻辑电源电流
f
c
I
DD(1)
I
DD(0)
空载电流
I
BB(1)
I
BB(0)
消隐到输出延迟
t
DIS （ BQ ）
t
EN（ BQ ）
选通到输出延迟
t
P（ STH- QL ）
t
P（ STH- QH ）
输出下降时间
输出上升时间
输出压摆率
t
f
t
r
dv / dt的
所有输出高
所有输出低
所有输出高，空载
所有输出低
C
L
= 30 pF的，50％至50％的
C
L
= 30 pF的，50％至50％的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
I
OUT
=
±200 A
V
IN
= V
DD
V
IN
= 0 V
I
IN
= -200
A
I
OUT
= -200
A
I
OUT
= 200
A
测试条件
V
OUT
= 0 V
I
OUT
= -25毫安
I
OUT
= 1毫安
V
OUT
= 5 V到V
BB
万。
—
57.5
—
2.5
2.2
—
—
—
—
2.8
—
10
—
—
—
—
—
—
—
—
2.4
2.4
4.0
—
典型值。
<-0.1
58.3
1.0
5.0
—
—
<0.01
<-0.01
-0.8
3.05
0.15
33
0.25
0.25
1.5
0.2
0.7
1.8
0.7
1.8
—
—
—
50
马克斯。
-15
—
1.5
—
—
1.1
1.0
-1.0
-1.5
—
0.3
—
0.75
0.75
3.0
20
2.0
3.0
2.0
3.0
12
12
20
—
限@ V
DD
= 5 V
分钟。
—
57.5
—
2.5
3.3
—
—
—
—
4.5
—
10
—
—
—
—
—
—
—
—
2.4
2.4
4.0
—
典型值。
<-0.1
58.3
1.0
5.0
—
—
<0.01
<-0.01
-0.8
4.75
0.15
33
0.3
0.3
1.5
0.2
0.7
1.8
0.7
1.8
—
—
—
50
马克斯。
-15
—
1.5
—
—
1.7
1.0
-1.0
-1.5
—
0.3
—
1.0
1.0
3.0
20
2.0
3.0
2.0
3.0
12
12
20
—
单位
A
V
V
mA
V
V
A
A
V
V
V
兆赫
mA
mA
mA
A
s
s
s
s
s
s
V / μs的
ns
时钟 - 串行数据输出延时T
ρ（ CH- SQX ）
负电流去连接定义为走出（采购）的特定网络版设备终端。
典型的数据是仅用于设计信息，并在T
A
= +25°C.
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
6809
和
6810
10位串行输入，
锁存源极驱动器
时序要求和特异性阳离子
（逻辑电平V
DD
和地面）
C
时钟
A
串行
DATA IN
数据
50%
B
50%
t
ρ（ CH- SQX ）
串行
数据输出
D
频闪
50%
50%
数据
E
消隐
LOW =所有输出启用
t
P（ STH- QH ）
t
P（ STH- QL ）
90%
OUT
N
数据
10%
DWG 。 WP- 029
HIGH =所有输出消隐（已禁用）
消隐
50%
t
DIS （ BQ ）
t
EN（ BQ ）
OUT
N
t
r
90%
10%
t
f
数据
A.
数据活动时间时钟脉冲之前
（数据建立时间） ，T
SU（ D）
.........................................
25纳秒
B.
数据活动时间时钟脉冲后
（数据保持时间） ，T
H（ D）
...............................................
25纳秒
C.
时钟脉冲宽度，T
瓦特（CH）
...............................................
50纳秒
D.
之间的时钟激活和频闪灯， t时间
SU（ C）
.......
100纳秒
E.
选通脉冲宽度，T
W（ STH ）
.............................................
50纳秒
注 - 时机是代表一个10 MHz的时钟。显
着较高的速度是可以实现的。
DWG 。 WP- 030
信息中存在的任何寄存器被转移到
当STROBE为高电平（串行到并行锁存器分别
转化率）。该锁存器将继续接受新的数据作为
只要STROBE保持高位。应用场合
锁存器被旁路（频闪拉高）将要求
消隐输入是串行数据输入过程中的高。
当消隐输入为高电平时，输出源
驱动器被禁用（ OFF） ; PNP型有源下拉片
司机开。存储在锁存器中的信息是不
受消隐输入。随着消隐输入
低时，输出由它们各自的状态控制
锁存器。
串行数据输入端存在被转移到移
上的逻辑“0”到逻辑“1”的时钟的过渡寄存器
输入脉冲。在随后的时钟脉冲，寄存器转移
对串行数据输出的数据信息。该
串行数据必须先于上升沿出现在输入
该时钟输入波形。
www.allegromicro.com
6809
和
6810
A6810xA
DABiC -IV 10位串行输入，
锁存源极驱动器
该A6809-和A6810-设备结合10位CMOS移位
寄存器，随附的数据锁存器和控制电路与双极
源输出和PNP主动下拉电阻。设计主要是为了
驱动真空荧光显示器， 60 V和-40 mA的输出额定值
还允许将在许多其他外围设备的电源中使用这些器件
驱动器应用。该A6809-和A6810-配备了增强的数据
输入速率（与旧UCN / UCQ5810 -F相比），一个反面
受控的输出压摆率。该A6809xLW和A6810xLW是相同的
除了引脚排列。
CMOS移位寄存器和锁存允许直接连接与
基于微处理器的系统。与3.3 V或5 V逻辑电源，
典型的串行数据输入速率可达到33兆赫。
CMOS串行数据输出允许级联的应用
系统蒸发散需要附加驱动线路。类似的设备是无济于事，能够为
该A6811- （12位） ， A6812- （20比特），和A6818- （32位） 。
该A6809-和A6810-输出源驱动器是NPN Darling-
吨，可输出高达40毫安。控制输出压摆率
降低了电磁噪声，这是一个重要的考虑
包括电信和/或微处理器和系统
满足政府的排放法规。对于数字间消隐，所有
输出驱动器可以被禁用，所有的灌电流驱动器开启了
消隐输入高。即插即用主动下拉将吸收至少
2.5毫安。
所有器件均提供两种温度范围，以获得最佳
商业（后缀S-）业绩或工业（后缀E- ）应用
系统蒸发散。该A6810-有三种封装形式为通孔提供
DIP （后缀-A ） ，表面安装SOIC （后缀-LW ） ，或最小面积
表面贴装PLCC （后缀-EP ） 。该A6809-是在所提供的
SOIC （后缀-LW ）而已。铜引线框架，低逻辑电功率耗散
而不能使和低输出饱和电压允许所有设备采购
25毫安从所有输出连续超过最大操作
温度范围。
数据表
26182.124B
OUT
8
OUT
7
OUT
6
时钟
地
逻辑
供应
频闪
OUT
5
OUT
4
1
2
3
锁存器
4
5
6
7
8
9
V
DD
ST
CLK
注册
注册
锁存器
18
17
16
V
BB
15
14
BLNK
13
12
11
10
OUT
9
OUT
10
串行
数据输出
负载
供应
串行
DATA IN
消隐
OUT
1
OUT
2
OUT
3
DWG 。 PP- 029
绝对最大额定值
在T
A
= 25
°
C
逻辑电源电压，V
DD
...................
7.0 V
驱动器电源电压，V
BB
...................
60 V
连续输出电流范围，
I
OUT
.........................
-40 mA至15毫安
输入电压范围，
V
IN
.......................
0.3 V到V
DD
+ 0.3 V
封装功耗，
P
D
........................................
请参阅图表
工作温度范围，T
A
（后缀' E- '） ..................
-40
°
C至+ 85
°
C
（后缀“ S- ” ） ..................
-20
°
C至+ 85
°
C
存储温度范围，
T
S
...............................
-55
°
C至+ 125
°
C
特点
I
控制输出摆率
I
低输出饱和电压
I
高速数据存储
I
低功耗CMOS逻辑器件
I
60 V最小
和锁存器
输出故障
I
更换改进
I
高数据输入速率
对于TL4810- ， UCN5810- ，
I
PNP主动下拉电阻
和UCQ5810-
完整的零件号，包括一个后缀来标识工作
温度范围（E-或S-）和封装类型（ -A ， β-EP ，或-LW ） 。
通过完整的部件号总是订货，例如，
A6810SLW
.
注意：这些CMOS器件具有输入
静电保护（ 2级） ，但仍
容易受到损害，如果暴露在
极高的静电电荷。
6809
和
6810
10位串行输入，
锁存源极驱动器
典型的输出驱动器
V
BB
典型的输入电路
VDD
OUT
N
IN
DWG 。 EP- 021-19
A6809xLW
DWG 。 EP- 010-5
OUT
8
OUT
7
OUT
6
时钟
地
NO
连接
逻辑电源
频闪
OUT
5
OUT
4
1
2
3
锁存器
4
5
6
7
8
9
10
NC
V
DD
ST
注册
锁存器
CLK
注册
V
20
19
NC
18
17
16
15
BLNK
14
13
12
11
OUT
9
OUT
10
NO
连接
串行
数据输出
负载电源
串行
DATA IN
消隐
OUT
1
OUT
2
OUT
3
时钟
NC
地
逻辑
供应
频闪
4
5
6
7
8
V
DD
ST
CLK
A6810xEP
OUT
10
20
19
2
1
OUT
6
3
18
锁存器
注册
V
BB
17
16
注册
15
锁存器
BLNK
14
BB
串行
数据输出
负载
供应
NC
串行
DATA IN
消隐
12
10
11
OUT
5
OUT
1
13
9
DWG 。 PP- 029-9
DWG 。 PP- 059
A6810xLW
ALLOWABLE封装功耗（瓦）
2.5
后缀' EP '，R
θJA
= 59 ° C / W
OUT
8
OUT
7
OUT
6
时钟
地
逻辑电源
频闪
OUT
5
OUT
4
NO
连接
1
2
3
锁存器
4
5
6
7
8
9
10
NC
V
DD
ST
CLK
注册
注册
锁存器
20
19
18
V
BB
17
16
BLNK
15
14
13
12
NC
11
OUT
9
OUT
10
串行
数据输出
负载电源
串行
DATA IN
消隐
OUT
1
OUT
2
OUT
3
NO
连接
2.0
后缀' A' ，R
θJA
= 60 ° C / W
1.5
1.0
0.5
后缀' LW '，R
θJA
= 70 ° C / W
0
25
50
75
100
125
环境温度
°C
150
DWG 。 PP- 029-2
DWG 。 GP- 024-1
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
版权所有 1998年， 2000 Allegro MicroSystems公司
6809
和
6810
10位串行输入，
锁存源极驱动器
在T电气特性
A
= +25
°
C（ A6809SLW & A6810S- ）或以上操作系统
温度范围（ A6809ELW & A6810E- ） ，V
BB
= 60伏，除非另有说明。
限@ V
DD
= 3.3 V
特征
输出漏电流
输出电压
符号
I
CEX
V
OUT(1)
V
OUT(0)
输出下拉电流
输入电压
I
OUT(0)
V
IN(1)
V
IN(0)
输入电流
I
IN(1)
I
IN(0)
输入钳位电压
串行数据输出电压
V
IK
V
OUT(1)
V
OUT(0)
最大时钟频率
逻辑电源电流
f
c
I
DD(1)
I
DD(0)
空载电流
I
BB(1)
I
BB(0)
消隐到输出延迟
t
DIS （ BQ ）
t
EN（ BQ ）
选通到输出延迟
t
P（ STH- QL ）
t
P（ STH- QH ）
输出下降时间
输出上升时间
输出压摆率
t
f
t
r
dv / dt的
所有输出高
所有输出低
所有输出高，空载
所有输出低
C
L
= 30 pF的，50％至50％的
C
L
= 30 pF的，50％至50％的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
R
L
= 2.3 kΩ的，C
L
≤
30 pF的
I
OUT
=
±200 A
V
IN
= V
DD
V
IN
= 0 V
I
IN
= -200
A
I
OUT
= -200
A
I
OUT
= 200
A
测试条件
V
OUT
= 0 V
I
OUT
= -25毫安
I
OUT
= 1毫安
V
OUT
= 5 V到V
BB
万。
—
57.5
—
2.5
2.2
—
—
—
—
2.8
—
10
—
—
—
—
—
—
—
—
2.4
2.4
4.0
—
典型值。
<-0.1
58.3
1.0
5.0
—
—
<0.01
<-0.01
-0.8
3.05
0.15
33
0.25
0.25
1.5
0.2
0.7
1.8
0.7
1.8
—
—
—
50
马克斯。
-15
—
1.5
—
—
1.1
1.0
-1.0
-1.5
—
0.3
—
0.75
0.75
3.0
20
2.0
3.0
2.0
3.0
12
12
20
—
限@ V
DD
= 5 V
分钟。
—
57.5
—
2.5
3.3
—
—
—
—
4.5
—
10
—
—
—
—
—
—
—
—
2.4
2.4
4.0
—
典型值。
<-0.1
58.3
1.0
5.0
—
—
<0.01
<-0.01
-0.8
4.75
0.15
33
0.3
0.3
1.5
0.2
0.7
1.8
0.7
1.8
—
—
—
50
马克斯。
-15
—
1.5
—
—
1.7
1.0
-1.0
-1.5
—
0.3
—
1.0
1.0
3.0
20
2.0
3.0
2.0
3.0
12
12
20
—
单位
A
V
V
mA
V
V
A
A
V
V
V
兆赫
mA
mA
mA
A
s
s
s
s
s
s
V / μs的
ns
时钟 - 串行数据输出延时T
ρ（ CH- SQX ）
负电流去连接定义为走出（采购）的特定网络版设备终端。
典型的数据是仅用于设计信息，并在T
A
= +25°C.
115东北托夫，箱15036
马萨诸塞州伍斯特01615-0036 （ 508 ） 853-5000
6809
和
6810
10位串行输入，
锁存源极驱动器
时序要求和特异性阳离子
（逻辑电平V
DD
和地面）
C
时钟
A
串行
DATA IN
数据
50%
B
50%
t
ρ（ CH- SQX ）
串行
数据输出
D
频闪
50%
50%
数据
E
消隐
LOW =所有输出启用
t
P（ STH- QH ）
t
P（ STH- QL ）
90%
OUT
N
数据
10%
DWG 。 WP- 029
HIGH =所有输出消隐（已禁用）
消隐
50%
t
DIS （ BQ ）
t
EN（ BQ ）
OUT
N
t
r
90%
10%
t
f
数据
A.
数据活动时间时钟脉冲之前
（数据建立时间） ，T
SU（ D）
.........................................
25纳秒
B.
数据活动时间时钟脉冲后
（数据保持时间） ，T
H（ D）
...............................................
25纳秒
C.
时钟脉冲宽度，T
瓦特（CH）
...............................................
50纳秒
D.
之间的时钟激活和频闪灯， t时间
SU（ C）
.......
100纳秒
E.
选通脉冲宽度，T
W（ STH ）
.............................................
50纳秒
注 - 时机是代表一个10 MHz的时钟。显
着较高的速度是可以实现的。
DWG 。 WP- 030
信息中存在的任何寄存器被转移到
当STROBE为高电平（串行到并行锁存器分别
转化率）。该锁存器将继续接受新的数据作为
只要STROBE保持高位。应用场合
锁存器被旁路（频闪拉高）将要求
消隐输入是串行数据输入过程中的高。
当消隐输入为高电平时，输出源
驱动器被禁用（ OFF） ; PNP型有源下拉片
司机开。存储在锁存器中的信息是不
受消隐输入。随着消隐输入
低时，输出由它们各自的状态控制
锁存器。
串行数据输入端存在被转移到移
上的逻辑“0”到逻辑“1”的时钟的过渡寄存器
输入脉冲。在随后的时钟脉冲，寄存器转移
对串行数据输出的数据信息。该
串行数据必须先于上升沿出现在输入
该时钟输入波形。
www.allegromicro.com
QQ：2880707522 复制
