A45L9332A系列
初步
特点
n
n
n
n
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
双银行/脉冲RAS
MRS周期与解决关键程序
- CAS延迟（ 2,3 ）
- 突发长度（ 1,2,4,8 &整版）
-
突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
突发读取单位写操作
DQM 0-3字节屏蔽
自动&自我刷新
32ms的刷新周期（ 2K周期）
n
100引脚QFP ， LQFP （ 14 ×20 MM）
256K ×32位×2组同步图形RAM
图形功能
n
SMRS周期
- 负载屏蔽寄存器
- 负载套色
n
写每比特（老蒙）
n
块写（ 8列）
n
n
n
n
n
概述
该A45L9332A是16777216位同步高速数据
率动态RAM组织为2× 262,144字32
位，制造与AMIC的高性能CMOS
技术。同步设计允许精确周期
控制与利用系统时钟。 I / O交易
可能在每一个时钟周期。经营范围
频率，可编程延迟允许相同
装置可用于各种高带宽，高有用
高性能内存系统的应用程序。
写每比特和8列块写入提高
表现在图形系统。
初步
（ 2001年10月， 0.1版）
1
AMIC Technology，Inc.的
A45L9332A系列
引脚说明
符号
CLK
CS
名字
系统时钟
芯片选择
描述
活跃在正边沿采样所有输入。
禁用或启用的设备操作，除了用屏蔽或使所有输入
CLK ， CKE和DQMi
面罩系统时钟从下一个时钟周期冻结操作。
CKE
时钟使能
CKE应该启用至少一个时钟+吨SS之前，新的命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
A0~A9
地址
行地址： RA0 RA9 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
A10(BA)
银行选择地址
在列地址锁存器的时间选择波段进行读/写。
RAS
行地址选通
锁存器与RAS低CLK的正边沿行地址。
让行存取&预充电。
闩锁与中科院低CLK的正边沿列地址。
启用列的访问。
WE
DQMi
DQI
DSF
VDD / VSS
VDDQ / VS
SQ
NC
写使能
允许写操作和行预充电。
使得数据输出高阻，时钟和面具后输出吨SHZ 。
数据输入/输出面膜
块中的数据输入时， DQM活跃。 （字节屏蔽）
数据输入/输出
定义特殊功能
电源/接地
数据输出
电源/接地
无连接
数据输入/输出复用在相同的针。
使每比特，块写入和特殊模式寄存器组写。
电源： + 3.3V ± 0.3V /地面
提供隔离的电源/地来的DQ ，以提高抗噪声能力。
CAS
列地址选通
初步
（ 2001年10月， 0.1版）
4
AMIC Technology，Inc.的
QQ：2880707522 复制
