A43L2632
初步
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行/脉冲
RAS
MRS周期与解决关键程序
- CAS延迟（ 2,3 ）
- 突发长度（ 1,2,4,8 &整版）
-
突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
深度掉电模式
突发读取单位写操作
时钟频率（最大） ：为166MHz @ CL = 3 （ -6 ）
143MHz下@ CL = 3 （ -7 ）
1M ×32位×4银行同步DRAM
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期（ 4K周期）
自刷新通过可编程的刷新周期
EMRS周期
通过局部阵列可编程功耗降低特性
通过EMRS周期自刷新激活
86引脚TSOP （ II ）
工作温度范围： 0℃至+ 70℃
概述
该A43L2632是67108864位低功耗同步
高数据速率动态随机存储器组织成4× 1,048,576
32位，制造与AMIC的高性能话
CMOS技术。同步设计允许精确
循环控制与利用系统时钟。 I / O事务
有可能在每一个时钟周期。经营范围
频率，可编程延迟允许相同
装置可用于各种高带宽，高有用
高性能内存系统的应用程序。
初步
（ 2005年1月，版本0.0 ）
1
AMIC技术股份有限公司
A43L2632
引脚说明
符号
名字
描述
CLK
CS
系统时钟
芯片选择
活跃在正边沿采样所有输入。
禁用或屏蔽，或使所有的输入，除了CLK允许设备操作，
CKE和L （ U） DQM
面罩系统时钟从下一个时钟周期冻结操作。
CKE
时钟使能
CKE应该启用至少一个时钟+之前的tss到新的命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
A0~A11
地址
行地址： RA0 RA11 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
BS0 ， BS1
银行选择地址
在列地址锁存器的时间选择波段进行读/写。
行地址选通
锁存器与RAS低CLK的正边沿行地址。
让行存取&预充电。
列地址
频闪
写使能
数据输入/输出
面膜
数据输入/输出
动力
电源/接地
数据输出
电源/接地
无连接
RAS
锁存的列地址，在CLK的与正向边沿
CAS
低。
启用列的访问。
允许写操作和行预充电。
使得数据输出高阻，时钟和面具后输出吨SHZ 。
块中的数据输入时， DQM
0-3
活跃的。
数据输入/输出复用在相同的针。
电源： + 3.3V
±
0.125V/Ground
提供隔离的电源/地来的DQ ，以提高抗噪声能力。
CAS
WE
DQM
0-3
DQ
0-31
VDD / VSS
VDDQ / VSSQ
NC / RFU
初步
（ 2005年1月，版本0.0 ）
4
AMIC技术股份有限公司
QQ：2880707522 复制
