A25L80P
8兆位,低电压,串行闪存
以50MHz的SPI总线接口
初步
文档标题
8兆位,低电压,串行闪存的50MHz SPI总线接口
修订历史
版本号
0.0
历史
创刊号
发行日期
2005年5月30日
备注
初步
( 2005年5月,版本0.0 )
AMIC Technology公司
A25L80P
8兆位,低电压,串行闪存
以50MHz的SPI总线接口
概述
该A25L80P是一个8兆比特( 1M ×8 )串行闪存,具有
先进的写保护机制,由一个高的访问
高速SPI兼容总线。
该存储器可以被编程为1 256个字节的时间,
使用页面编程指令。
该存储器分为16个扇区,每片含256
页。每个页面为256字节宽。因此,整个存储器
可以被看作是由4096页,或1,048,576
字节。
整个内存可以使用批量擦除被删除
指令或部门的时间,使用的扇区擦除
指令。
初步
特点
8兆位闪存的
灵活的部门架构( 4/4/8/16/32 ) KB / 64x15 KB
批量擦除( 8兆比特)在10秒(典型值)
扇区擦除( 512千位)在1秒(典型值)
页编程(最多256个字节)为3ms (典型值)
2.7至3.6V单电源电压
SPI总线兼容的串行接口
50MHz的时钟速率(最大)
深度掉电模式1μA (典型值)
电子签名
- JEDEC标准( 13H )
销刀豆网络gurations
SO8连接
SO16连接
A25L80P
A25L80P
S
Q
W
V
SS
1
2
3
4
8 V
CC
7 HOLD
6 C
5 D
HOLD
V
CC
DU
DU
DU
DU
S
Q
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
C
D
DU
DU
DU
DU
V
SS
W
注意:
DU =不使用
初步
( 2005年5月,版本0.0 )
1
AMIC Technology公司
A25L80P
信号说明
串行数据输出( Q) 。
该输出信号被用来传送
数据串行移出器件。数据移出在下降
串行时钟( C)的边缘。
串行数据输入( D)。
该输入信号用于传输数据
串联到器件中。它接收到的指令,地址和
的数据进行编程。值被锁定在上升
串行时钟( C)的边缘。
串行时钟(C) 。
此输入信号提供的定时
串行接口。指令,地址,或存在于数据
串行数据输入(D)中被锁存的串行上升沿
时钟(C) 。之后,串行数据输出数据( Q)的变化
串行时钟( C)的下降沿。
片选(
S
).
当该输入信号为高电平时,该设备是
取消和串行数据输出( Q)为高阻抗。
除非内部编程,擦除或写状态寄存器
循环过程中,该设备将处于待机模式
(这不是深度掉电模式)。驱动芯片选择
(
S
)低使得该装置,将其放置在有功功率
模式。
上电后,在芯片选择下降沿(
S
)是必须的
之前的任何指令的开始。
持有(
HOLD
).
保持(
HOLD
)信号用于暂停任何
与设备的串行通信,而不取消选择
装置。
在保持状态下,串行数据输出( Q)为高
阻抗,以及串行数据输入( D)和串行时钟( C)是
不在乎。要启动保持状态,设备必须
选择,带片选(
S
)驱动为低电平。
写保护(
W
).
这个输入信号的主要目的是
冻结的内存进行保护,防止区域的大小
编程或擦除指令(如指定的值
BP2 , BP1和BP0状态寄存器)的位。
SPI模式
这些设备可以通过与它的SPI微控制器来驱动
在任一以下两种模式的外围运行:
- CPOL = 0 , CPHA = 0
- CPOL = 1 , CPHA = 1
对于这两种模式中,输入数据被锁存的上升沿
串行时钟( C)中,和输出数据是可从下落
串行时钟( C)的边缘。
两种模式之间的差异,如图2中所示,
是时钟的极性时,总线主机处于待机模式
而不是传输数据:
- C保持为0 ( CPOL = 0 , CPHA = 0 )
- C保持为1 ( CPOL = 1 , CPHA = 1 )
初步
( 2005年5月,版本0.0 )
3
AMIC Technology公司
A25L80P
图1. Bus Master,和内存上的SPI总线器件
SPI接口与
( CPOL , CPHA )
= (0,0 )或( 1,1)
总线主控
( ST6 , ST7 , ST9 ,
ST10 ,其他)
SDO
SDI
SCK
Q D
Q D
Q D
SPI存储器
设备
CS3
CS2
CS1
S
W HOLD
SPI存储器
设备
SPI存储器
设备
S
W HOLD
S
W HOLD
注:写保护(
W
)和保持(
HOLD
)的信号应该是驱动,高或低是合适的。
图2. SPI模式支持
CPOL
0
1
CPHA
0
1
C
C
D
Q
最高位
最高位
初步
( 2005年5月,版本0.0 )
4
AMIC Technology公司