A25L16P系列
16兆位，低电压，串行闪存
初步
文档标题
16兆位，低电压，串行闪存的85MHz SPI总线接口
修订历史
版本号
0.0
0.1
0.2
0.3
0.4
0.5
与85MHz的SPI总线接口
历史
创刊号
变化的部分没有。从A25L160P到A25L16P
频率更改为70 MHz的
加入快速阅读双输入，输出模式
加入8L QFN （5× 6毫米）封装类型
顶部或底部启动块配置可用
频率更改为85 MHz的
取出REMS模式
正确的表2-1的A25LPT存储器组织
减少保护区大小的选项，所有部门
保护和各界不受保护
修改我
CC1
我
CC3
表10的
修改吨
W
和T
BE
表11的
发行日期
2006年3月10日
2006年3月23日
2006年3月27日
2006年4月20日
2006年12月5日
2007年2月6日
备注
初步
0.6
添加瞬态电压（ <20ns ）任一引脚对地电位规范。
2007年4月24日
初步
（ 2007年4月，版本0.6 ）
AMIC Technology公司
A25L16P系列
16兆位，低电压，串行闪存
初步
特点
16闪存兆位
灵活的部门架构（ 4/4/8/16/32 ） KB / 64x31 KB
批量擦除（ 16兆）的20多岁（典型值）
扇区擦除（ 512千位）在1秒（典型值）
页编程（最多256个字节）为1.5ms （典型值）
2.7至3.6V单电源电压
SPI总线兼容的串行接口
85MHz的时钟速率（最大）
快读双操作指令（ 3 BH / BBH ）
深度掉电模式1μA （典型值）
顶部或底部启动块配置可用
电子签名
-
JEDEC标准两字节的标识（ 2015h ，底部;
或2025年，顶）
-
RES指令，一个字节，签名（ 14H）
封装选项
- 8引脚SOP （ 209mil ） ， 16引脚SOP ，或8引脚QFN
- 所有无铅（无铅）产品符合RoHS标准
与85MHz的SPI总线接口
概述
该A25L16P是16兆位（ 2M ×8 ）串行闪存，
具有先进的写保护机制，由存取
高速SPI兼容总线。
该存储器可以被编程为1 256个字节的时间，
使用页面编程指令。
该存储器分为32个扇区，每片含256
页。每个页面为256字节宽。因此，整个
存储器可以被看作是由8192页，或
2,097,152字节。
整个内存可以使用批量擦除被删除
指令或部门的时间，使用的扇区擦除
指令。
销刀豆网络gurations
SO8连接
SO16连接
QFN8连接
A25L16P
A25L16P
S
DO
W
V
SS
1
2
3
4
8
7 HOLD
6 C
5 DIO
V
CC
HOLD
V
CC
DU
DU
DU
DU
S
DO
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
C
DIO
DU
DU
DU
DU
V
SS
W
A25L16P
S
DIO
W
V
SS
1
2
3
4
8
7
6
5
V
CC
HOLD
C
DO
注意：
DU =不使用
初步
（ 2007年4月，版本0.6 ）
1
AMIC Technology公司
A25L16P系列
信号说明
串行数据输出（ DO） 。
该输出信号被用来
传输的数据串行移出器件。数据被移出
串行时钟（ C）的下降沿。
DO引脚也被用作输入引脚时，快速阅读
双输入，输出功能被执行。
串行数据输入/输出（DIO） 。
这个输入信号被用来
传输数据串行地插入设备。接收指令，
地址和数据进行编程。值是
锁存串行时钟（ C）的上升沿。
将DIO引脚也可以作为输出引脚时，快速
读双输出功能，快速读取双输入，输出
功能被执行。
串行时钟（C） 。
此输入信号提供的定时
串行接口。指令，地址，或存在于数据
串行数据输入（ DIO）的被锁存的上升沿
串行时钟（ C）。串行数据输出（ DO ）的变化数据
经过串行时钟（ C）的下降沿。
片选（
S
).
当该输入信号为高电平时，该装置
被取消和串行数据输出（ DO ）是在高
阻抗。除非内部编程，擦除或写
状态寄存器周期正在进行中，该装置将在
待机模式（这不是深度掉电模式） 。
驱动芯片选择（
S
）低使得该装置，将其放置在
有功功率模式。
上电后，在芯片选择下降沿（
S
）是必须的
之前的任何指令的开始。
持有（
HOLD
).
保持（
HOLD
）信号用于暂停
与没有该设备的任何串行通信
取消选择该设备。
在保持状态下，串行数据输出（ DO ）是
高阻抗，以及串行数据输入（ DIO ）和串行
时钟（C ）都不在乎。要启动保持状态，
设备必须选择，带片选（
S
）驱动为低电平。
写保护（
W
).
这个输入信号的主要目的是
冻结存储器被保护的区域的大小
针对编程或擦除指示（所指定的
在状态寄存器）的BP2 ， BP1和BP0位的值。
SPI模式
这些设备可以通过与它的SPI微控制器来驱动
在任一以下两种模式的外围运行：
- CPOL = 0 ， CPHA = 0
- CPOL = 1 ， CPHA = 1
对于这两种模式中，输入数据被锁存的上升
串行时钟（ C）和输出数据的边缘可以从
串行时钟（ C）的下降沿。
两种模式之间的差异，如图2中所示，
是时钟的极性时，总线主机处于待机模式
而不是传输数据：
- C保持为0 （ CPOL = 0 ， CPHA = 0 ）
- C保持为1 （ CPOL = 1 ， CPHA = 1 ）
初步
（ 2007年4月，版本0.6 ）
3
AMIC Technology公司
A25L16P系列
图1. Bus Master，和内存上的SPI总线器件
SPI接口与
（ CPOL ， CPHA ）
= （0,0 ）或（ 1,1）
总线主控
（ ST6 ， ST7 ， ST9 ，
ST10 ，其他）
SDO
SDI
SCK
Q D
Q D
Q D
SPI存储器
设备
CS3
CS2
CS1
S
W HOLD
SPI存储器
设备
SPI存储器
设备
S
W HOLD
S
W HOLD
注：写保护（
W
）和保持（
HOLD
）的信号应该是驱动，高或低是合适的。
图2. SPI模式支持
CPOL
0
1
CPHA
0
1
C
C
DIO
DO
最高位
最高位
初步
（ 2007年4月，版本0.6 ）
4
AMIC Technology公司
QQ：2880707522 复制
