A25L016系列
16Mbit的低电压，串行闪存
凭借100MHz的统一4KB扇区
文档标题
16兆，低电压，串行闪存的100MHz统一4KB扇区
修订历史
版本号
0.0
历史
创刊号
发行日期
2008年4月2日
备注
最终科幻
（ 2008年4月，版本0.0 ）
AMIC Technology公司
A25L016系列
16Mbit的低电压，串行闪存
凭借100MHz的统一4KB扇区
特点
系列串行闪存的记忆
- A25L016 ： 16M位/ 2M字节
灵活的部门架构与4KB扇区
- 扇区擦除（ 4K字节）的60毫秒（典型值）
- 块擦除（ 64K字节）在0.5秒（典型值）
页编程（最多256个字节）为0.8ms （典型值）
2.7至3.6V单电源电压
造成的等效双输入/输出指令
为200MHz的时钟频率：
-
双输出快速读取指令
-
双输入和输出快速读取指令
SPI总线兼容的串行接口
100MHz的时钟速率（最大）
深度掉电模式5μA （最大值）
16Mbit的闪存
-
统一的4K字节扇区
-
统一64千字节块
电子签名
-
JEDEC标准两字节签名
A25L016 ： （ 3015h ）
-
RES指令，一个字节，签名，对于落后
兼容性
A25L016 （ 14H）
封装选项
-
8引脚SOP （ 209mil ） ， 16引脚SOP （ 300MIL ） ， 8引脚DIP
(300mil)
- 所有无铅（无铅）产品均符合RoHS标准
概述
该A25L016为16M位串行闪存，具有先进
写保护机制，通过高速访问
SPI兼容总线。
该存储器可以被编程为1 256个字节的时间，
使用页面编程指令。
该存储器被组织成32块，每块含有16
部门。每个扇区由16个页。每一页
256字节宽。因此，整个存储器可被看作
包括8,192页，或2,097,152字节。
整个内存可以使用芯片擦除被删除
指令时，一个块的时间，使用块擦除指令，或一
部门在同一时间，使用扇区擦除指令。
销刀豆网络gurations
SOP8连接
SOP16连接
A25L016
A25L016
HOLD
V
CC
DU
DU
DU
DU
S
DO
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
C
DIO
DU
DU
DU
DU
V
SS
W
A25L016
S
DO
W
V
SS
1
2
3
4
8 V
CC
7 HOLD
6 C
5 DIO
DIP8连接
S
DO
W
V
SS
1
2
3
4
8 V
CC
7 HOLD
6 C
5 DIO
注意：
DU =不使用
（ 2008年4月，版本0.0 ）
1
AMIC Technology公司
A25L016系列
信号说明
串行数据输出（ DO） 。
该输出信号被用来
传输的数据串行移出器件。数据被移出
串行时钟（ C）的下降沿。
DO引脚也被用作输入引脚时，快速阅读
双输入输出指令和双输入快速的程序是
执行。
串行数据输入（ DIO ） 。
这个输入信号被用来传送
数据串行地插入设备。接收指令，
地址和数据进行编程。值是
锁存串行时钟（ C）的上升沿。
将DIO引脚也可以作为输出引脚时，快速
读双输出指令和快速读取双
输入输出指令被执行。
串行时钟（C） 。
此输入信号提供的定时
串行接口。指令，地址，或存在于数据
串行数据输入（ DIO）的被锁存的上升沿
串行时钟（ C）。串行数据输出（ DO ）的变化数据
经过串行时钟（ C）的下降沿。
片选（
S
).
当该输入信号为高电平时，该装置
被取消和串行数据输出（ DO ）是在高
阻抗。除非内部编程，擦除或写
状态寄存器周期正在进行中，该装置将在
待机模式（这不是深度掉电模式） 。
驱动芯片选择（
S
）低使得该装置，将其放置在
有功功率模式。
上电后，在芯片选择下降沿（
S
）是必须的
之前的任何指令的开始。
持有（
HOLD
).
保持（
HOLD
）信号用于暂停
与没有该设备的任何串行通信
取消选择该设备。
在保持状态下，串行数据输出（ DO ）是
高阻抗，以及串行数据输入（ DIO ）和串行
时钟（C ）都不在乎。要启动保持状态，
设备必须选择，带片选（
S
）驱动为低电平。
写保护（
W
).
这个输入信号的主要目的是
冻结存储器被保护的区域的大小
针对编程或擦除指示（所指定的
在状态寄存器）的BP2 ， BP1和BP0位的值。
（ 2008年4月，版本0.0 ）
3
AMIC Technology公司
A25L016系列
SPI模式
这些设备可以通过与它的SPI微控制器来驱动
在任一以下两种模式的外围运行：
- CPOL = 0 ， CPHA = 0
- CPOL = 1 ， CPHA = 1
对于这两种模式中，输入数据被锁存的上升
串行时钟（ C）和输出数据的边缘，可以从
串行时钟（ C）的下降沿。
两种模式之间的差异，如图2中所示，
是时钟的极性时，总线主机处于待机模式
而不是传输数据：
- C保持为0 （ CPOL = 0 ， CPHA = 0 ）
- C保持为1 （ CPOL = 1 ， CPHA = 1 ）
图1. Bus Master，和内存上的SPI总线器件
SPI接口与
（ CPOL ， CPHA ）
= （0,0 ）或（ 1,1）
总线主控
（ ST6 ， ST7 ， ST9 ，
ST10 ，其他）
SDO
SDI
SCK
c执行
DIO
c执行
DIO
c执行
DIO
SPI存储器
设备
CS3
CS2
CS1
S
W HOLD
SPI存储器
设备
SPI存储器
设备
S
W HOLD
S
W HOLD
注：写保护（
W
）和保持（
HOLD
）的信号应该是驱动，高或低是合适的。
图2. SPI模式支持
CPOL
0
1
CPHA
0
1
C
C
DIO
DO
最高位
最高位
（ 2008年4月，版本0.0 ）
4
AMIC Technology公司
QQ：2881677436 复制
