数据表
八个输出差分频率发生器
为PCIe 3代和QPI
概述：
该9FG830是频率定时发生器，可提供8
HCSL差分输出对。这些输出，支持PCI- Express的
3代和QPI的应用程序。该器件支持扩频
并综合无论从几个额外的输出频率
一14.31818 MHz晶振，一个25 MHz晶体或参考时钟输入。
该9FG830还输出参考时钟的副本。完整
通过捆扎销或经由该设备的控制可用
SMBus接口。
9FG830
特点/优势：
引脚对引脚与9FG108D ;轻松升级到3代的PCIe
产生从14.318 MHz或25共同频率
兆赫;单部分支持多张应用
提供参考输出的复印件; eleminates需要
额外晶体或振荡器
三扩频模式： -0.5 ％ ，+ 0.25％ ，和关闭;
降低EMI
未使用的输出可以在高阻被禁用;储存系统
动力
装置可通过SMBus和/或带引脚进行配置;
可以用在系统中没有的SMBus
推荐应用：
8输出差分输出频率发生器的PCIe 3代
和QPI
输出特点：
8 - 0.7V电流模式差分HCSL输出对
1 - 3.3V LVTTL输出REF
关键的特定连接的阳离子：
周期到周期抖动： < 50ps的使用25MHz的输入
输出至输出偏斜： <50ps
相位抖动：的PCIe 3代< 1PS有效值
相位抖动： QPI 9.6GB / S < 0.2ps RMS
10 ppm的综合误差的25MHz的输入和传播关
功能框图
XIN / CLKIN
OSC
X2
OE （ 7 ： 0 ）
REFOUT
可编程
SPREAD PLL
停止
逻辑
8
DIF （ 7 ： 0 ）
传播
SEL14M_25M#
DIF_STOP ＃
FS（ 2：0 ）
SDATA
SCLK
控制
逻辑
IREF
IDT
八个输出差分频率发生器为PCIe 3代和QPI
1680C—08/26/10
1
9FG830
八个输出差分频率发生器为PCIe 3代和QPI
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
引脚名称
XIN / CLKIN
X2
VDD
GND
REFOUT
vFS2
vOE_7
DIF_7
DIF_7#
VDD
DIF_6
DIF_6#
^OE_6
VDD
GND
^OE_5
DIF_5
DIF_5#
VDD
DIF_4
DIF_4#
vOE_4
SDATA
SCLK
DIF_STOP ＃
vSPREAD
^SEL14M_25M#
PIN TYPE
IN
OUT
PWR
PWR
OUT
IN
IN
OUT
OUT
PWR
OUT
OUT
IN
PWR
PWR
IN
OUT
OUT
PWR
OUT
OUT
IN
I / O
IN
IN
IN
IN
描述
晶振输入或参考时钟输入
晶振输出，名义上14.318MHz
供电，标称3.3V
接地引脚。
参考时钟输出
频率选择引脚。该引脚有一个内部120K下拉电阻
高电平输入使能输出7.该引脚具有120kohm拉下。
0 =禁用输出， 1 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
高电平输入使能输出6.该引脚有一个内部120kohm拉了起来。
0 =禁用输出， 1 =使能输出
供电，标称3.3V
接地引脚。
高电平输入使能输出5.该引脚有一个内部120kohm拉了起来。
0 =禁用输出， 1 =使能输出
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
供电，标称3.3V
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
高电平输入使能输出4.该引脚为内部120kohm拉了下来。
0 =禁用输出， 1 =使能输出
数据引脚SMBus的电路， 5V容限。
SMBus的电路， 5V容限的时钟引脚。
低电平输入停止差分输出时钟。
异步的，积极的高投入，使扩频功能。该引脚有
一个120Kohm下拉电阻。
选择14.31818 MHz或25 MHz的输入频率。该引脚有一个内部120kohm
上拉电阻。
1 = 14.31818 MHz时， 0 = 25 MHz的
高电平输入使能输出3.该引脚有一个内部120kohm下拉
电阻器。
0 =禁用输出， 1 =使能输出
0.7V的差分互补时钟输出
0.7V的差分真正的时钟输出
28
29
30
vOE_3
DIF_3#
DIF_3
IN
OUT
OUT
IDT
八个输出差分频率发生器为PCIe 3代和QPI
1680C—08/26/10
3
9FG830
八个输出差分频率发生器为PCIe 3代和QPI
引脚说明（续）
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
注意：
VDD
DIF_2#
DIF_2
^OE_2
GND
VDD
^OE_1
DIF_1#
DIF_1
VDD
DIF_0#
DIF_0
vOE_0
vFS1
vFS0
IREF
GNDA
VDDA
PWR
OUT
OUT
IN
PWR
PWR
IN
OUT
OUT
PWR
OUT
OUT
IN
IN
IN
OUT
PWR
PWR
供电，标称3.3V
0.7V的差分互补时钟输出
0.7V的差分真正的时钟输出
高电平输入使能输出2。此引脚在内部120kohm拉
电阻器。
0 =禁用输出， 1 =使能输出
接地引脚。
供电，标称3.3V
高电平输入使能输出1。此引脚具有内部120kohm拉涨
电阻器。
0 =禁用输出， 1 =使能输出
0.7V的差分互补时钟输出
0.7V的差分真正的时钟输出
供电，标称3.3V
0.7V的差分互补时钟输出
0.7V的差分真正的时钟输出
高电平输入使能输出0 ，该引脚有一个内部120kohm下拉
电阻器。
0 =禁用输出， 1 =使能输出
3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。
3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。
该引脚建立基准电流的差分电流模式输出对。
该引脚需要一个固定的精密电阻连接到地，以建立
适当的电流。 475欧姆的标准值。
接地引脚PLL内核。
3.3V电源为PLL内核。
^表示内部120K上拉
V代表内部120K上拉下来
IDT
八个输出差分频率发生器为PCIe 3代和QPI
1680C—08/26/10
4
9FG830
八个输出差分频率发生器为PCIe 3代和QPI
电气特性 - 绝对最大额定值
参数
3.3V内核电源电压
3.3V逻辑电源电压
输入低电压
输入高电压
输入高电压
储存温度
结温
输入ESD保护
1
2
符号
VDDA
VDD
V
IL
V
IH
V
IHSMB
Ts
Tj
ESD PROT
条件
民
典型值
最大
4.6
4.6
V
DD
+0.5V
5.5V
单位备注
V
V
V
V
V
°
GND-0.5
除了SMBus接口
SMBus时钟和数据引脚
-65
人体模型
2000
150
125
C
°
C
V
1,2
1,2
1
1
1
1
1
1
通过设计和特性保证，而不是100 ％生产测试。
在这些条件下操作，既没有暗示也没有保证。
电气特性 - 输入/电源/通用参数
TA = T
COM
或T
IND ;
电源电压VDD = 3.3V +/- 5 ％
参数
工作环境
温度
输入高电压
输入低电压
符号
T
COM
T
IND
V
IH
V
IL
I
IN
输入电流
I
INP
条件
Commmercial范围
工业温度范围
单端输入，除了SMBus的低
阈值和三电平输入
单端输入，除了SMBus的低
阈值和三电平输入
单端输入，V
IN
= GND ，V
IN
= VDD
单端输入
V
IN
= 0 V ;输入，内部上拉电阻
V
IN
= VDD ;输入具有内部上拉下拉电阻
SEL14M_25M ＃ = 0
SEL14M_25M ＃ = 1
逻辑输入
晶体输入
输出引脚电容
从V
DD
加电后输入时钟
稳定或去断言PD ＃为第一钟
允许的频率
（三角波调制）
后OE ＃断言DIF开始
后OE ＃的无效DIF站
DIF输出使能后
DIF_Stop ＃去断言
秋季的控制输入时间
上涨的控制输入时间
1.5
民
0
-40
2
GND - 0.3
-5
-200
典型值
最大
70
85
V
DD
+ 0.3
0.8
5
200
单位备注
°
C
°
C
V
V
uA
uA
1
1
1
1
1
1
输入频率
引脚电感
电容
F
in
L
针
C
IN
C
INXTAL
C
OUT
T
刺
f
MODIN
t
LATOE ＃
t
DRVDS
t
F
t
R
V
ILSMB
V
IHSMB
V
OLSMB
I
上拉
V
DDSMB
t
RSMB
t
FSMB
f
MAXSMB
25
14.31818
7
5
6
6
2.5
30
1
33
3
300
5
5
0.8
2.1
V
DDSMB
0.4
5.5
1000
300
100
兆赫
兆赫
nH
pF
pF
pF
ms
千赫
周期
us
ns
ns
V
V
V
mA
V
ns
ns
千赫
1
1
1
1
1
1
1,2
1
1,3
1,3
1,2
1,2
1
1
1
1
1
1
1
1
CLK稳定
SS调制频率
OE ＃延迟
Tdrive_STOP ＃
TFALL
素养
SMBus输入低电压
SMBus输入高电压
SMBus的输出低电压
SMBus的灌电流
标称总线电压
SCLK / SDATA上升时间
SCLK / SDATA下降时间
SMBus的工作
频率
1
2
@ I
上拉
@ V
OL
3V至5V +/- 10 ％
（最大VIL - 0.15 ）至（最小VIH + 0.15 ）
（最小VIH + 0.15 ）至（最大VIL - 0.15 ）
SMBus的最大工作频率
4
2.7
通过设计和特性保证，而不是100 ％生产测试。
控制输入必须是单调的，从20％至80 ％的输入的摆动。
3
从的无效时间，直到输出为>200毫伏
IDT
八个输出差分频率发生器为PCIe 3代和QPI
1680C—08/26/10
5
QQ：2880707522 复制
