标准产品
QCOTS
TM
UT9Q512K32 16Megabit SRAM MCM
数据表
2003年6月，
特点
q
25ns的最大（ 5伏电源）地址访问时间
q
异步操作与行业兼容
标准的512K ×8的SRAM
q
TTL兼容的输入和输出电平，三态
双向数据总线
q
典型的辐射性能
- 总剂量： 50krads
- SEL免疫>80兆电子伏特厘米
2
/毫克
- 让
TH
（0.25 ）= >10兆电子伏特厘米
2
/毫克
- 饱和截面（厘米
2
）每个位， 5.0E -9
- <1E - 8错误/位日，亚当斯90 ％的地球同步
重离子
q
封装选项：
- 68引脚双腔陶瓷四方扁平封装（ CQFP ） -
（重7.37克）
q
标准微电路图纸5962-01511
- QML T和Q标准的一部分
介绍
该QCOTS
TM
UT9Q512K32量化商用
现成的，现成的产品是一种高性能的2M字节
（ 16兆）的CMOS静态RAM的多芯片模块（MCM） ，
组织为四个独立的524,288 ×8位的SRAM与
常见的输出使能。存储器扩展是通过提供
一个低电平有效芯片使能（EN） ，一个低电平有效输出
使能（ G）和三态驱动器。该设备具有加电
断特性，可以降低功耗超过
取消选择时的90％ 。
写入到每个存储器通过取芯片来实现
使能（ EN）输入低电平和写使能（WN ）投入低。
在8个I / O引脚的数据（ DQ
0
通过DQ
7
）然后被写入
插入地址引脚指定的位置（A
0
通过
A
18
） 。从设备读取是通过服用完成
芯片使能（EN）和输出使能（ G）低，而强迫
写使能（WN ）高。在这些条件下，该
由地址指定的存储器位置的内容
引脚将出现在I / O引脚。
在输入/输出引脚被置于高阻抗状态
当设备被取消（ EN为高电平）时，输出
禁用（G HIGH ） ，或写操作期间（ EN低电平
和Wn的低）。执行8 ， 16 ， 24或32位被访问
Wn的制作与恩共同投入到任何
组合的离散的存储器裸片。
E3
A(18:0)
G
W3
E2
W2
E1
W1
W0
E0
512K ×8
512K ×8
512K ×8
512K ×8
DQ （ 31:24 ）
or
DQ3 （ 7 ： 0 ）
DQ （ 23:16 ）
or
DQ2 （ 7 ： 0 ）
DQ （ 15 ： 8 ）
or
DQ1 （ 7 ： 0 ）
DQ （ 7 ： 0 ）
or
DQ0 （ 7 ： 0 ）
图1. UT9Q512K32 SRAM框图
设备操作
NC
A0
A1
A2
A3
A4
A5
E2
V
SS
E3
W0
A6
A7
A8
A9
A10
V
DD
9 8 7 6 5 4 3 2 1 68 67 66 65 64 63 62 61
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
DQ0(0)
DQ1(0)
DQ2(0)
DQ3(0)
DQ4(0)
DQ5(0)
DQ6(0)
DQ7(0)
V
SS
DQ0(1)
DQ1(1)
DQ2(1)
DQ3(1)
DQ4(1)
DQ5(1)
DQ6(1)
DQ7(1)
顶视图
27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43
V
DD
A11
A12
A13
A14
A15
A16
E0
G
E1
A17
W1
W2
W3
A18
NC
NC
DQ0(2)
DQ1(2)
DQ2(2)
DQ3(2)
DQ4(2)
DQ5(2)
DQ6(2)
DQ7(2)
V
SS
DQ0(3)
DQ1(3)
DQ2(3)
DQ3(3)
DQ4(3)
DQ5(3)
DQ6(3)
DQ7(3)
该UT9Q512有三个控制输入所谓的使能1 （EN） ，
写使能（WN ）和输出使能（ G） ; 19地址输入，
A（ 18 ： 0 ） ;和8双向数据线， DQ （7 ：0）。卫浴设备
使能控制设备的选择，主动和待机模式。
断言恩使该设备，使我
DD
升到其活性
值，并进行解码的19个地址输入端来选择524,288 1
词语的存储器。 Wn的控制读，写操作。
在读周期，G必须置为使能输出。
表1.设备操作真值表
G
X
1
X
1
Wn
X
0
1
1
En
1
0
0
0
I / O模式
3-state
DATA IN
3-state
数据输出
模式
待机
写
读
2
读
图2. 25ns的SRAM引脚（ 68 ）
0
引脚名称
A(18:0)
DQN （ 7 ： 0 ）
En
地址
数据输入/输出
启用
Wn
G
V
DD
V
SS
写使能
OUTPUT ENABLE
动力
地
注意事项：
1. “X”被定义为“不关心”状态。
2.设备激活;输出禁用。
读周期
Wn的组合比V更大
IH
（分钟）和恩小于
V
IL
（最大值）定义一个读周期。读访问时间的测量
从设备的后启用，输出使能，或有效地址
到有效数据输出。
SRAM读周期1 ，图3a中的地址访问，是
而芯片使能在地址输入端的变化开始
以G断言和Wn的释放。有效数据出现在数据
输出DQ （ 7 ： 0 ）后，在指定吨
AVQV
是满意的。输出
在整个周期中保持有效。只要设备
启用和输出使能有效时，地址输入可能
改变的速率等于最小读周期时间（t
AVAV
).
SRAM读周期2芯片使能 - 在受控制的访问
图3b ，由恩开始去主动一边将遗体
断言， Wn中仍然拉高，而保留地址
稳定了整个循环。指定的T后
ETQV
被满足时，
由A寻址的8位字（ 18：0）被访问并显示
在数据输出端DQ （7 ：0）。
SRAM读周期3，输出使能 - 在受控制的访问
图3C ，由G开始去主动连接时断言， Wn中
是无效，并且地址是稳定的。读访问时间
t
GLQV
除非吨
AVQV
或T
ETQV
还没有得到满足。
2
写周期
Wn的组合比V少
IL
（ max）和恩小于
V
IL
（最大值）定义一个写周期。克州是一个“不关心”
对于一个写周期。的输出被放置在高阻抗
状态时eitherG大于V
IH
（分钟），或者当Wn中少
比V
IL
（最大值）。
写周期1 ，写使能控制的访问被定义
由Wn的终止写会很高，恩仍然有效。
写脉冲宽度为t定义
WLWH
当写操作
发起byWn ，并用t
ETWH
当由恩开始写。
除非输出已经预先放置在高
阻抗状态BYG ，用户必须等待吨
WLQZ
申请前
数据的九个双向管脚DQ （ 7：0 ），以避免总线
争。
写周期2 ，芯片使能控制的访问被定义
写了恩后者将不活动的终止。写
脉冲宽度为t定义
WLEF
当被启动的写
Wn中，并用t
ETEF
当被连接去发起的写
活跃的。为Wn的启动的写入，除非该输出已
预先放置在高阻抗状态由G ，用户
必须等待吨
WLQZ
应用数据的八个双向之前
引脚DQ （ 7 ： 0 ），以避免总线冲突。
典型抗辐射
该UT9Q512K32 SRAM采用的功能，它允许
运行在有限的辐射环境。
表2.辐射硬度
设计规范
1
总剂量
重离子
错误率
2
50
<1E-8
拉德（SI ）
错误/位天
注意事项：
1. SRAM不会闭锁过程中辐射暴露在推荐
操作条件。
2. 90％的最坏情况下的粒子的环境中，地球同步轨道， 100密耳
铝。
3
绝对最大额定值
1
（参考V
SS
)
符号
V
DD
V
I / O
T
英镑
P
D
T
J
Θ
JC
I
I
参数
直流电源电压
任何引脚电压
储存温度
最大功率耗散
最高结温
2
热阻，结到外壳
3
DC输入电流
范围
-0.5到7.0V
-0.5到7.0V
-65到+ 150°C
1.0W （每个字节）
+150°C
10°C/W
±
10毫安
注意事项：
列出的绝对最大额定值之外1.强调可能会造成永久性损坏设备。这是一个压力装置的唯一的评级，并且功能操作
在超出本规范的业务部门所标明的限制，这些或任何其他条件，不推荐。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性和性能。
老化和稳定的静电寿命期间2的最大结点温度可以提高到+ 175 ℃。
每MIL -STD- 883 ，方法1012 3.测试。
推荐工作条件
符号
V
DD
T
C
V
IN
参数
正电源电压
外壳温度范围
直流输入电压
范围
4.5 5.5V
-40至+ 125°C
0V至V
DD
4
DC电气特性（前/后辐射） *
（ -40 ° C至+ 125°C ） （V
DD
= 5.0V + 10%)
符号
V
IH
V
IL
V
OL1
V
OL2
V
OH1
V
OH2
C
IN 1
C
IO 1
I
IN
I
OZ
参数
高电平输入电压
低电平输入电压
低电平输出电压
低电平输出电压
高电平输出电压
高电平输出电压
输入电容
双向I / O容量
输入漏电流
三态输出漏电流
I
OL
= 8毫安，V
DD
=4.5V
I
OL
= 200μA ，V
DD
=4.5V
I
OH
= -4mA ，V
DD
=4.5V
I
OH
= 200μA ，V
DD
=4.5V
= 1MHz的@ 0V
= 1MHz的@ 0V
V
IN
= V
DD
和V
SS,
V
DD
= V
DD
（最大）
V
O
= V
DD
和V
SS
V
DD
= V
DD
（最大）
G = V
DD
（最大）
I
操作系统2,3
I
DD
（ OP ）
输出短路电流
V
DD
= V
DD
（最大值） ，V
O
= V
DD
V
DD
= V
DD
（最大值） ，V
O
= 0V
输入： V
IL
= 0.8V,
V
IH
= 2.0V
I
OUT
= 0毫安
V
DD
= V
DD
（最大）
I
DD1
（ OP ）
电源电流工作
@40MHz
（每字节）
输入： V
IL
= 0.8V,
V
IH
= 2.0V
I
OUT
= 0毫安
V
DD
= V
DD
（最大）
I
DD2
（SB）
电源电流待机
@0MHz
（每字节）
输入： V
IL
= V
SS
I
OUT
= 0毫安
E1 = V
DD
- 0.5, V
DD
= V
DD
（最大）
V
IH
= V
DD
- 0.5V
注意事项：
*后辐射性能保证每MIL -STD- 883方法1019 25 ℃。
1.仅在初步认证后，可能会影响输入/输出电容的工艺或设计变更测量。
2.提供的设计极限，但不能保证或测试。
3.不能有多于一个的输出可以在一个时间为一秒的最大持续时间要短。
条件
民
2.0
最大
单位
V
0.8
0.4
0.08
2.4
3.0
32
16
-2
-2
2
2
V
V
V
V
V
pF
pF
A
A
-90
90
mA
电源电流工作
@ 1MHz的
（每字节）
125
mA
180
mA
-40 ° C和
25°C
125°C
6
mA
12
mA
5
标准产品
QCOTS
TM
UT9Q512K32 16Megabit SRAM MCM
数据表
2003年6月，
特点
q
25ns的最大（ 5伏电源）地址访问时间
q
异步操作与行业兼容
标准的512K ×8的SRAM
q
TTL兼容的输入和输出电平，三态
双向数据总线
q
典型的辐射性能
- 总剂量： 50krads
- SEL免疫>80兆电子伏特厘米
2
/毫克
- 让
TH
（0.25 ）= >10兆电子伏特厘米
2
/毫克
- 饱和截面（厘米
2
）每个位， 5.0E -9
- <1E - 8错误/位日，亚当斯90 ％的地球同步
重离子
q
封装选项：
- 68引脚双腔陶瓷四方扁平封装（ CQFP ） -
（重7.37克）
q
标准微电路图纸5962-01511
- QML T和Q标准的一部分
介绍
该QCOTS
TM
UT9Q512K32量化商用
现成的，现成的产品是一种高性能的2M字节
（ 16兆）的CMOS静态RAM的多芯片模块（MCM） ，
组织为四个独立的524,288 ×8位的SRAM与
常见的输出使能。存储器扩展是通过提供
一个低电平有效芯片使能（EN） ，一个低电平有效输出
使能（ G）和三态驱动器。该设备具有加电
断特性，可以降低功耗超过
取消选择时的90％ 。
写入到每个存储器通过取芯片来实现
使能（ EN）输入低电平和写使能（WN ）投入低。
在8个I / O引脚的数据（ DQ
0
通过DQ
7
）然后被写入
插入地址引脚指定的位置（A
0
通过
A
18
） 。从设备读取是通过服用完成
芯片使能（EN）和输出使能（ G）低，而强迫
写使能（WN ）高。在这些条件下，该
由地址指定的存储器位置的内容
引脚将出现在I / O引脚。
在输入/输出引脚被置于高阻抗状态
当设备被取消（ EN为高电平）时，输出
禁用（G HIGH ） ，或写操作期间（ EN低电平
和Wn的低）。执行8 ， 16 ， 24或32位被访问
Wn的制作与恩共同投入到任何
组合的离散的存储器裸片。
E3
A(18:0)
G
W3
E2
W2
E1
W1
W0
E0
512K ×8
512K ×8
512K ×8
512K ×8
DQ （ 31:24 ）
or
DQ3 （ 7 ： 0 ）
DQ （ 23:16 ）
or
DQ2 （ 7 ： 0 ）
DQ （ 15 ： 8 ）
or
DQ1 （ 7 ： 0 ）
DQ （ 7 ： 0 ）
or
DQ0 （ 7 ： 0 ）
图1. UT9Q512K32 SRAM框图
设备操作
NC
A0
A1
A2
A3
A4
A5
E2
V
SS
E3
W0
A6
A7
A8
A9
A10
V
DD
9 8 7 6 5 4 3 2 1 68 67 66 65 64 63 62 61
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
DQ0(0)
DQ1(0)
DQ2(0)
DQ3(0)
DQ4(0)
DQ5(0)
DQ6(0)
DQ7(0)
V
SS
DQ0(1)
DQ1(1)
DQ2(1)
DQ3(1)
DQ4(1)
DQ5(1)
DQ6(1)
DQ7(1)
顶视图
27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43
V
DD
A11
A12
A13
A14
A15
A16
E0
G
E1
A17
W1
W2
W3
A18
NC
NC
DQ0(2)
DQ1(2)
DQ2(2)
DQ3(2)
DQ4(2)
DQ5(2)
DQ6(2)
DQ7(2)
V
SS
DQ0(3)
DQ1(3)
DQ2(3)
DQ3(3)
DQ4(3)
DQ5(3)
DQ6(3)
DQ7(3)
该UT9Q512有三个控制输入所谓的使能1 （EN） ，
写使能（WN ）和输出使能（ G） ; 19地址输入，
A（ 18 ： 0 ） ;和8双向数据线， DQ （7 ：0）。卫浴设备
使能控制设备的选择，主动和待机模式。
断言恩使该设备，使我
DD
升到其活性
值，并进行解码的19个地址输入端来选择524,288 1
词语的存储器。 Wn的控制读，写操作。
在读周期，G必须置为使能输出。
表1.设备操作真值表
G
X
1
X
1
Wn
X
0
1
1
En
1
0
0
0
I / O模式
3-state
DATA IN
3-state
数据输出
模式
待机
写
读
2
读
图2. 25ns的SRAM引脚（ 68 ）
0
引脚名称
A(18:0)
DQN （ 7 ： 0 ）
En
地址
数据输入/输出
启用
Wn
G
V
DD
V
SS
写使能
OUTPUT ENABLE
动力
地
注意事项：
1. “X”被定义为“不关心”状态。
2.设备激活;输出禁用。
读周期
Wn的组合比V更大
IH
（分钟）和恩小于
V
IL
（最大值）定义一个读周期。读访问时间的测量
从设备的后启用，输出使能，或有效地址
到有效数据输出。
SRAM读周期1 ，图3a中的地址访问，是
而芯片使能在地址输入端的变化开始
以G断言和Wn的释放。有效数据出现在数据
输出DQ （ 7 ： 0 ）后，在指定吨
AVQV
是满意的。输出
在整个周期中保持有效。只要设备
启用和输出使能有效时，地址输入可能
改变的速率等于最小读周期时间（t
AVAV
).
SRAM读周期2芯片使能 - 在受控制的访问
图3b ，由恩开始去主动一边将遗体
断言， Wn中仍然拉高，而保留地址
稳定了整个循环。指定的T后
ETQV
被满足时，
由A寻址的8位字（ 18：0）被访问并显示
在数据输出端DQ （7 ：0）。
SRAM读周期3，输出使能 - 在受控制的访问
图3C ，由G开始去主动连接时断言， Wn中
是无效，并且地址是稳定的。读访问时间
t
GLQV
除非吨
AVQV
或T
ETQV
还没有得到满足。
2
写周期
Wn的组合比V少
IL
（ max）和恩小于
V
IL
（最大值）定义一个写周期。克州是一个“不关心”
对于一个写周期。的输出被放置在高阻抗
状态时eitherG大于V
IH
（分钟），或者当Wn中少
比V
IL
（最大值）。
写周期1 ，写使能控制的访问被定义
由Wn的终止写会很高，恩仍然有效。
写脉冲宽度为t定义
WLWH
当写操作
发起byWn ，并用t
ETWH
当由恩开始写。
除非输出已经预先放置在高
阻抗状态BYG ，用户必须等待吨
WLQZ
申请前
数据的九个双向管脚DQ （ 7：0 ），以避免总线
争。
写周期2 ，芯片使能控制的访问被定义
写了恩后者将不活动的终止。写
脉冲宽度为t定义
WLEF
当被启动的写
Wn中，并用t
ETEF
当被连接去发起的写
活跃的。为Wn的启动的写入，除非该输出已
预先放置在高阻抗状态由G ，用户
必须等待吨
WLQZ
应用数据的八个双向之前
引脚DQ （ 7 ： 0 ），以避免总线冲突。
典型抗辐射
该UT9Q512K32 SRAM采用的功能，它允许
运行在有限的辐射环境。
表2.辐射硬度
设计规范
1
总剂量
重离子
错误率
2
50
<1E-8
拉德（SI ）
错误/位天
注意事项：
1. SRAM不会闭锁过程中辐射暴露在推荐
操作条件。
2. 90％的最坏情况下的粒子的环境中，地球同步轨道， 100密耳
铝。
3
绝对最大额定值
1
（参考V
SS
)
符号
V
DD
V
I / O
T
英镑
P
D
T
J
Θ
JC
I
I
参数
直流电源电压
任何引脚电压
储存温度
最大功率耗散
最高结温
2
热阻，结到外壳
3
DC输入电流
范围
-0.5到7.0V
-0.5到7.0V
-65到+ 150°C
1.0W （每个字节）
+150°C
10°C/W
±
10毫安
注意事项：
列出的绝对最大额定值之外1.强调可能会造成永久性损坏设备。这是一个压力装置的唯一的评级，并且功能操作
在超出本规范的业务部门所标明的限制，这些或任何其他条件，不推荐。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性和性能。
老化和稳定的静电寿命期间2的最大结点温度可以提高到+ 175 ℃。
每MIL -STD- 883 ，方法1012 3.测试。
推荐工作条件
符号
V
DD
T
C
V
IN
参数
正电源电压
外壳温度范围
直流输入电压
范围
4.5 5.5V
-40至+ 125°C
0V至V
DD
4
DC电气特性（前/后辐射） *
（ -40 ° C至+ 125°C ） （V
DD
= 5.0V + 10%)
符号
V
IH
V
IL
V
OL1
V
OL2
V
OH1
V
OH2
C
IN 1
C
IO 1
I
IN
I
OZ
参数
高电平输入电压
低电平输入电压
低电平输出电压
低电平输出电压
高电平输出电压
高电平输出电压
输入电容
双向I / O容量
输入漏电流
三态输出漏电流
I
OL
= 8毫安，V
DD
=4.5V
I
OL
= 200μA ，V
DD
=4.5V
I
OH
= -4mA ，V
DD
=4.5V
I
OH
= 200μA ，V
DD
=4.5V
= 1MHz的@ 0V
= 1MHz的@ 0V
V
IN
= V
DD
和V
SS,
V
DD
= V
DD
（最大）
V
O
= V
DD
和V
SS
V
DD
= V
DD
（最大）
G = V
DD
（最大）
I
操作系统2,3
I
DD
（ OP ）
输出短路电流
V
DD
= V
DD
（最大值） ，V
O
= V
DD
V
DD
= V
DD
（最大值） ，V
O
= 0V
输入： V
IL
= 0.8V,
V
IH
= 2.0V
I
OUT
= 0毫安
V
DD
= V
DD
（最大）
I
DD1
（ OP ）
电源电流工作
@40MHz
（每字节）
输入： V
IL
= 0.8V,
V
IH
= 2.0V
I
OUT
= 0毫安
V
DD
= V
DD
（最大）
I
DD2
（SB）
电源电流待机
@0MHz
（每字节）
输入： V
IL
= V
SS
I
OUT
= 0毫安
E1 = V
DD
- 0.5, V
DD
= V
DD
（最大）
V
IH
= V
DD
- 0.5V
注意事项：
*后辐射性能保证每MIL -STD- 883方法1019 25 ℃。
1.仅在初步认证后，可能会影响输入/输出电容的工艺或设计变更测量。
2.提供的设计极限，但不能保证或测试。
3.不能有多于一个的输出可以在一个时间为一秒的最大持续时间要短。
条件
民
2.0
最大
单位
V
0.8
0.4
0.08
2.4
3.0
32
16
-2
-2
2
2
V
V
V
V
V
pF
pF
A
A
-90
90
mA
电源电流工作
@ 1MHz的
（每字节）
125
mA
180
mA
-40 ° C和
25°C
125°C
6
mA
12
mA
5
