数据表
可编程时序控制枢纽
基于Intel的系统
推荐应用:
CK505 1.1版的时钟,具有完全集成的稳压器
和串联电阻
ICS9LRS3187B
特点/优势:
支持扩频调制, 0至-0.5 %
流传下来的CPU和SRC时钟
使用外部14.318MHz晶振,外部晶振的负载
盖所需的频率调谐
可在商用(0到+ 70 ° C)和工业
( -40至+ 85° C)温度范围
符合第二代PCIe规格
输出特点:
2 - CPU差分低功耗推挽对
1 - SRC差分低功耗推挽对
1 - SATA差分低功耗推挽对
1 - DOT差分低功耗推挽对
1 - REF ,能够驱动3负载, 14.318MHz
1 - 27MHz_SS / non_SS单端输出对
关键的特定连接的阳离子:
CPU输出循环周期抖动<85ps
SRC输出循环周期抖动<125ps
+/-所有100ppm的时钟频率精度
32 31 30 29 28 27 26 25
VDDDOT96MHz_3.3 1
GNDDOT96MHz 2
DOT96T_LPR 3
DOT96C_LPR 4
VDD_27MHz 5
27MHz_nonSS 6
27MHz_SS 7
GND27MHz 8
9 10 11 12 13 14 15 16
SATAT_LPR
SATAC_LPR
SRCT1_LPR
* CPU_STOP #
SRCC1_LPR
VDDSRC_IO
GNDSATA
GNDSRC
24 VDDCPU_3.3
23 CPUT0_LPR
22 CPUC0_LPR
21 GNDCPU
20 CPUT1_LPR
19 CPUC1_LPR
18 VDDCPU_IO
17 VDDSRC_3.3
9LRS3187
**内部下拉电阻
*内部上拉电阻
32引脚MLF
IDT
可编程定时控制中心的基于Intel的系统
1602F—11/04/11
1
CLKPWRGD/PD#_3.3
REF_2L/FSLC_3.3**
引脚配置
VDDREF_3.3
SDATA_3.3
SCLK_3.3
GNDREF
X1
X2
ICS9LRS3187B
可编程定时控制中心的基于Intel的系统
数据表
引脚说明
引脚号引脚名
1
2
3
4
5
6
7
8
9
10
VDDDOT96MHz_3.3
GNDDOT96MHz
DOT96T_LPR
DOT96C_LPR
VDD_27MHz
27MHz_nonSS
27MHz_SS
GND27MHz
GNDSATA
SATAT_LPR
类型引脚说明
PWR电源引脚为96MHz的输出3.3V 。
PWR接地引脚为96MHz的输出
真正的DOT96输出,集成33ohm串联电阻。没有
OUT
50欧姆的电阻到GND需要。
补充DOT96输出整合33ohm系列
OUT
电阻器。 GND无需50欧姆电阻。
PWR电源引脚的输出的27MHz 3.3V 。
OUT
OUT
OUT
3.3V单端的27MHz非扩频时钟。
3.3V单端的27MHz时钟蔓延。
接地引脚为27MHz的输出。
11
12
13
SATAC_LPR
GNDSRC
SRCT1_LPR
14
15
16
17
18
19
SRCC1_LPR
VDDSRC_IO
* CPU_STOP #
VDDSRC_3.3
VDDCPU_IO
CPUC1_LPR
PWR接地引脚SATA输出。
差0.8V推挽SATA / SRC输出与真实时钟
OUT整合33ohm的串联电阻。没有50欧姆的电阻到GND
需要的。
差0.8V推挽SATA / SRC的互补时钟
OUT输出,集成的33ohm串联电阻。没有50欧姆的电阻
到GND需要。
PWR接地引脚输出的SRC
差0.8V推挽输出SRC与真实时钟
OUT整合33ohm的串联电阻。没有50欧姆的电阻到GND
需要的。
差0.8V推挽输出SRC的互补时钟
OUT集成33ohm串联电阻。没有50欧姆电阻
GND需要。
压水堆1.05V至3.3V ,从外部电源
停止所有CPU的时钟,除了那些设置为自由运行
IN
钟
PWR电源的SRC时钟,标称3.3V
压水堆1.05V至3.3V ,从外部电源
差分对0.8V推挽的CPU的互补时钟
OUT输出,集成的33ohm串联电阻。没有50欧姆
电阻到GND需要。
与差分对0.8V推挽输出的CPU时钟真
OUT整合33ohm的串联电阻。没有50欧姆的电阻到GND
需要的。
PWR接地引脚为CPU输出。
差分对0.8V推挽的CPU的互补时钟
OUT输出,集成的33ohm串联电阻。没有50欧姆
电阻到GND需要。
与差分对0.8V推挽输出的CPU时钟真
OUT整合33ohm的串联电阻。没有50欧姆的电阻到GND
需要的。
PWR电源为CPU时钟,标称3.3V
IN
OUT
IN
通知CK505采样锁存输入,或PWRDWN #模式
晶振输出,名义上14.318MHz
晶振输入,名义上14.318MHz
PWR接地引脚REF输出。
20
21
22
CPUT1_LPR
GNDCPU
CPUC0_LPR
23
24
25
26
27
28
29
30
31
32
CPUT0_LPR
VDDCPU_3.3
CLKPWRGD/PD#_3.3
GNDREF
X2
X1
VDDREF_3.3
REF_2/FSLC_3.3**
SDATA_3.3
SCLK_3.3
PWR电源引脚的XTAL和REF时钟,标称3.3V
14.318 MHz的参考时钟,它可以驱动2个加载/ 3.3V
I / O容错输入CPU的频率选择。是指输入
电气特性Vil_FS和Vih_FS值。
I / O数据引脚SMBus的电路, 3.3V宽容
IN
SMBus的电路, 3.3V宽容的时钟引脚。
1602F—11/04/11
IDT
可编程定时控制中心的基于Intel的系统
2