数据表
频率定时发生器外设
9FGP202A
概述
该9FGP202A是英特尔服务器外设时钟。这是
驱动用25MHz晶体，并产生CPU输出高达
至400MHz 。一个SMBus接口允许完全控制
装置。
特点/优势
可选的SMBus地址 - D0 / D1或C0 / C1
扩频功能的CPU和DOT的96MHz
钟
SMBus的控制：
- M / N ，并在CPU和DOT蔓延编程
通过SMBus 96MHz的时钟
- 输出可通过引脚或SMBus被禁用
推荐应用
外设时钟为英特尔服务器
输出特性
1 - 0.7V电流模式差分CPU的一对
8 - 50MHz的输出
1 - DOT的96MHz输出
1 - 33.33MHz输出
1 - 32.768kHz的输出
2 - 25MHz的输出REF
关键的特定连接的阳离子
精确合成的CPU ， RMII和33.33MHz时钟
+/-剩余100ppm的时钟频率精度
框图
25MHz的（1： 0）
X1_25
X2_25
XTAL
CPU PLL
（ SPREAD
功能）
CPUCLK
VttPwr_GD / PD ＃
OE_CPU
OE_96
OE_RMIIA
OE_RMIIB
SMBADR
SMBDAT
SMBCLK
控制
逻辑
DOT PLL
（ SPREAD
功能）
DOT96SS
33.33MHz
固定
PLL
分频器
8
RMII （ 7 ： 0 ）
分频器
32.768KHz
IDT
频率定时发生器外设
1
9FGP202A
修订版D 070511
9FGP202A
频率定时发生器外设
引脚配置
VttPwr_GD / PD ＃
OE_RMIIA
30
29
28
27
26
25
24
23
22
21
X1_25
GNDREF
X2_25
25
兆赫
25.00
25.00
25.00
25.00
25.00
25.00
25.00
25.00
2
GNDRMII
VDDRMII
SMBDAT
SMBCLK
RMII0
RMII1
40 39 38 37 36 35 34 33 32 31
GND
VDD96
DOT96SST
DOT96SSC
OE_96
OE_CPU
CPUCLKT0
CPUCLKC0
VDDcpu
GNDCPU
1
2
3
4
5
6
7
8
9
10
IREF
32.768KHz
VDD32K
OE_RMIIB
RMII4
RMII5
GND RMII
VDDRMII
RMII6
RMII7
VDD33
33.33MHZ/**SMBADR
GND 33
9FGP202
11 12 13 14 15 16 17 18 19 20
GND32K
25MHz_0
25MHZ_1
VDDref
40-MLF
*内部上拉电阻
**内部下拉电阻
SMBus的地址选择
SMBADR
* SMBADR = 0
D0/D1
*默认值
SMBADR = 1
C0/C1
电源引脚
引脚数
描述
VDD
GND
9
10
CPUCLK输出
2
1
DOT96SS输出
26,34
27,35
为50MHz RMII输出
23
21
33.33MHz输出
12
14
32.768kHz的输出
15
18
XTAL ， REF输出
注：所有VDD应该被连接到一个公用电源轨与适当的过滤
和去耦。
的功能
CPU FS2 CPU FS1 FS0 CPU CPUCLK DOT96SS
兆赫
兆赫
字节0字节0位2位1位0字节0
0
0
0
266.67
96.00
0
0
1
133.33
96.00
0
1
0
200.00
96.00
0
1
1
166.67
96.00
1
0
0
333.33
96.00
1
0
1
100.00
96.00
1
1
0
400.00
96.00
1
1
1
版权所有
96.00
P奥尔时默认高亮显示。
33.33
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
RMII
兆赫
50.00
50.00
50.00
50.00
50.00
50.00
50.00
50.00
RMII3
RMII2
32.768
千赫
32.768
32.768
32.768
32.768
32.768
32.768
32.768
32.768
9FGP202A
修订版D 070511
IDT
频率定时发生器外设
9FGP202A
频率定时发生器外设
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
引脚名称
GND
VDD96
DOT96SST
DOT96SSC
OE_96
OE_CPU
CPUCLKT0
CPUCLKC0
VDDcpu
GNDCPU
IREF
VDD32K
32.768KHz
GND32K
VDDref
25MHz_0
25MHZ_1
GNDREF
X1_25
X2_25
GND33
33.33MHZ/**SMBADR
VDD33
RMII7
RMII6
VDDRMII
GNDRMII
RMII5
RMII4
OE_RMIIB
OE_RMIIA
RMII3
RMII2
VDDRMII
GNDRMII
RMII1
RMII0
SMBCLK
SMBDAT
VttPwr_GD / PD ＃
PIN TYPE
PWR
PWR
OUT
OUT
IN
IN
OUT
OUT
PWR
PWR
OUT
PWR
OUT
PWR
PWR
OUT
OUT
PWR
IN
OUT
PWR
I / O
PWR
OUT
OUT
PWR
PWR
OUT
OUT
IN
IN
OUT
OUT
PWR
PWR
OUT
OUT
IN
I / O
IN
描述
接地引脚。
电源引脚的DOT96 CLOC KS ，标称3.3V
差分对的96.00MHz扩频能够点时钟的真实时钟。
差分对的96.00MHz扩频能够点时钟的补充时钟。
AC略去高投入启用96Hz输出。
1 =使能输出（S ） ， 0 =三态输出（S ）
AC略去高投入启用CPU DIFF对。
1 =使能输出（S ） ， 0 =三态输出（S ）
的差分对CPU输出真实时钟。这是C光凭目前模式的输出。外部电阻
所需的电压偏置。
差分对CPU输出互补的锁。这些都是当前模式的输出。外
电阻器所需的偏压。
供应CPU时钟，标称3.3V
接地引脚CPU输出
该引脚建立基准电流的差分电流模式输出对。该引脚
需要一个固定的精度水库iStor的绑到地，以便建立相应的电流。 475
欧姆的标准设定的值。
电源引脚为32.768kHz的输出，标称3.3V
32.768kHz的时钟输出
接地引脚输出32.768kHz的
参考文献， XTAL电源，标称3.3V
25MHz的时钟输出， 3.3V
25MHz的时钟输出， 3.3V
接地引脚REF输出。
晶振输入，名义上是25.00MHz 。
晶振输出，名义上25.00MHz 。
接地引脚33.33MHz输出
33.33MHz时钟输出/ SMBus的地址选择位。
电源引脚为33.33MHz输出，标称3.3V
3.3V RMII时钟输出
3.3V RMII时钟输出
3.3V电源引脚的RMII时钟。
接地引脚3V50输出
3.3V RMII时钟输出
3.3V RMII时钟输出
AC略去高投入启用RMII （ 7 ： 4 ）输出。
1 =使能输出（S ） ， 0 =低
交流略去高输入用于使RMII （ 3：0 ）输出。
1 =使能输出（S ） ， 0 =低
3.3V RMII时钟输出
3.3V RMII时钟输出
3.3V电源引脚的RMII时钟。
接地引脚3V50输出
3.3V RMII时钟输出
3.3V RMII时钟输出
SMBUS电路的时钟引脚，可承受5V
SMBUS电路的数据引脚，可承受5V
这3.3V LVTTL输入是用来确定何时锁存输入有效电平敏感频闪和
已准备好进行采样。这是一个活跃的高输入端。 /异步ACTIV 低输入引脚用于
断电德维克进入低功耗状态。
IDT
频率定时发生器外设
3
9FGP202A
修订版D 070511
9FGP202A
频率定时发生器外设
驱动能力
9FGP202A
在9FGP202A默认到任何一个驱动器2的负载强度或1负载的驱动能力的单端输出。
备用驱动器的优势可以通过SMBus进行选择。使用正确的电阻值可以适当地终止输出
到，而无需经由SMBus改变默认的驱动强度的传输线。默认驱动器的优势
单端输出显示在下面，因为是建议的端接电阻的上述拓扑结构。所有值
假设咗= 50欧姆：
默认驱动强度表
默认驱动器
RMII
1负载
33.33MHz
2载荷
25Mhz
2载荷
32.768KHz
2载荷
可选驱动器
2载荷
1负载
1负载
1负载
系列终端电阻值
串联电阻串联电阻
输出驱动器
（卢比），用于驱动1 （RS） ，用于驱动2
负载
负载
实力
1负载
33欧姆
不适用
2载荷
43欧姆
22欧姆
IDT
频率定时发生器外设
4
9FGP202A
修订版D 070511
9FGP202A
频率定时发生器外设
事实表1 ： VttPwr_GD / PD ＃和OE_96
VttPwr_GD / PD ＃
OE_96
钟
引脚40
5脚
0
0
所有的时钟都断电
0
1
所有的时钟都断电
1
0
除了DOT96SS所有时钟启用
1
1
*启用所有的时钟，包括DOT96SS
*假设DOT96输出由SMBus字节2位0启用设置以启用（默认）
真值表2 ： VttPwr_GD / PD ＃和OE_CPU
VttPwr_GD / PD ＃
OE_CPU
钟
引脚40
引脚6
0
0
所有的时钟都断电
0
1
所有的时钟都断电
1
0
除了CPUCLK所有时钟启用
1
1
*启用所有的时钟，包括CPUCLK
*假设CPUCLK输出由SMBus字节2位1启用设置以启用（默认）
表1 ： CPU扩展和频率的选择
中央处理器
SS_EN
BYTE 0
第3位
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
中央处理器
FS2
BYTE 0
第2位
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
中央处理器
FS1
BYTE 0
第1位
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
中央处理器
FS0
BYTE 0
位0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
兆赫
266.67
133.33
200.00
166.67
333.33
100.00
400.00
200.00
266.67
133.33
200.00
166.67
333.33
100.00
400.00
200.00
下
流传％
0%
0%
0%
0%
0%
0%
0%
0%
0.5%
0.5%
0.5%
0.5%
0.5%
0.5%
0.5%
0.5%
IDT
频率定时发生器外设
5
9FGP202A
修订版D 070511
QQ：2880707522 复制
