【数据表频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &描述ICS9FG】,IC型号9FG108DGLFT,9FG108DGLFT PDF资料,9FG108DGLFT经销商,ic,电子元器件-51电子网

数据表

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

描述

ICS9FG108D

是频率定时发生器，可提供8

差分输出对那些符合英特尔CK410

规范。它还提供支持的PCI-Express ，下一个

代I / O和SATA 。部分合成多种输出

频率，无论是从14.31818 MHz晶振或25 MHz的晶振。

该设备还可以通过一个基准电压输入时钟，而不是驱动

晶体。它提供了具有小于50周期到周期抖动输出

ps和小于65 ps输出至输出偏斜。

ICS9FG108D

还

提供参考时钟的副本。频率的选择可以是

通过带引脚或SMBus控制来实现的。

ICS9FG108D

特点/优势

产生从14.318 MHz的共同频率或

25 MHZ

晶体或参考输入

8 - 0.7V电流模式差分输出对

支持Serial -ATA频率为100 MHz

两种扩频模式： 0 -0.5向下蔓延

和+/- 0.25 ％传播中心

未使用的输入可以以任意的从动或Hi -Z被禁用

状态电源管理。

关键的特定连接的阳离子

输出周期至周期抖动< 50 PS

输出至输出歪曲< 65 PS

在输出时钟+/- 300 ppm的频率精度

+/- 50ppm的，在与蔓延过任何频率

功能框图

XIN / CLKIN

OSC

OE （ 7 ： 0 ）

EFO ü牛逼

可编程

SPREAD PLL

停止

逻辑

DIF （ 7 ： 0 ）

传播

SEL14M_25M#

DIF_STOP ＃

FS（ 2：0 ）

SDATA

SCLK

控制

逻辑

IREF

IDT

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

1542E 12/16/10

ICS9FG108D

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

引脚配置

XIN / CLKIN

VDD

GND

REFOUT

vFS2

vOE_7

DIF_7

DIF_7#

VDD

DIF_6

DIF_6#

^OE_6

VDD

GND

^OE_5

DIF_5

DIF_5#

VDD

DIF_4

DIF_4#

vOE_4

SDATA

SCLK

VDDA

GNDA

IREF

vFS0

vFS1

vOE_0

DIF_0

DIF_0#

VDD

DIF_1

DIF_1#

^OE_1

VDD

GND

^OE_2

DIF_2

DIF_2#

VDD

DIF_3

DIF_3#

vOE_3

^SEL14M_25M#

vSPREAD

DIF_STOP ＃

功能表

频率选择表

SEL14M_25M#

FS2 FS1 FS0输出（兆赫）

(FS3)

100.00

125.00

133.33

166.67

200.00

266.66

333.33

400.00

100.00

125.00

133.33

166.67

200.00

266.66

333.33

400.00

^表示内部120K上拉

V代表内部120K上拉下来

48引脚SSOP & TSSOP

电源组

PIN NUM BER

VDD

GND

10,14,19,31,36,40

15,35

不适用

描述

REFOUT ，数字输入， SMBus的

DIF输出

IREF

模拟VDD & GND为核心PLL

IDT

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

ICS9FG108D

1542E 12/16/10

ICS9FG108D

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

引脚说明

针＃

PIN N A ME

XIN / C LKIN

EFOU牛逼

vFS2

vOE_7

IF_ 7

IF_ 7 ＃

IF_ 6

IF_ 6 ＃

^OE_6

^OE_5

IF_ 5

IF_ 5 ＃

IF_ 4

IF_ 4 ＃

vOE_4

SD ATA

SC LK

PIN TYPE

OU牛逼

PWR

OU牛逼

PWR

OU牛逼

PWR

OU牛逼

PWR

OU牛逼

I / O

ESC IPTION

在放 rystal inpu T或R é feren CE 锁

rystal OUTP UT ，N OM inally 14 0.318 MH

战俘ê 增刊LY ， NOM INAL 3.3 V

Groun D引脚。

FERE NCE 锁安输出

频率uency SE择引脚。该引脚有一个内部20K 1 PU LL道琼斯N电阻

中哈山120主动HIG INP UT的ENAB玲 utpu吨7.本P千欧拉做W N 。

0 =三星级及德OU tputs ， 1 = ENA BLE utpu TS

0 .7V各色微分方程边值问题的真实时钟 utpu吨

0 .7V各色微分方程边值问题的C 0 mplem恩塔RY时钟tput的OU

战俘ê 增刊LY ， NOM INAL 3.3 V

0 .7V各色微分方程边值问题的真实时钟 utpu吨

0 .7V各色微分方程边值问题的C 0 mplem恩塔RY时钟tput的OU

主动HIG INP UT的ENAB玲 utpu吨6.本p在哈山INTE RNA升120ko HM P ULL起来。

0 =三星级及德OU tputs ， 1 = ENA BLE utpu TS

战俘ê 增刊LY ， NOM INAL 3.3 V

Groun D引脚。

主动HIG INP UT的ENAB玲 utpu吨5.本p在哈山INTE RNA升120ko HM P ULL起来。

0 =三星级及德OU tputs ， 1 = ENA BLE utpu TS

0 .7V各色微分方程边值问题的真实时钟 utpu吨

0 .7V各色微分方程边值问题的C 0 mplem恩塔RY时钟tput的OU

战俘ê 增刊LY ， NOM INAL 3.3 V

0 .7V各色微分方程边值问题的真实时钟 utpu吨

0 .7V各色微分方程边值问题的C 0 mplem恩塔RY时钟tput的OU

主动HIG INP UT的ENAB玲 utpu吨4.本P作为一个内部1 20koh米PU LL道琼斯。

0 =三星级及德OU tputs ， 1 = ENA BLE utpu TS

D上TA销FO SMBus的电路， 3.3V宽容。

的SMBus的断路器操作过电压itry ， 5V托尔咆哮C罗CK引脚。

注意：

^表示内部120K上拉

V印度语阿泰内部120K上拉下来

IDT

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

1542E 12/16/10

ICS9FG108D

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

引脚说明（续）

针＃

引脚名称

DIF_STOP ＃

vSPREAD

^SEL14M_25M#

PIN TYPE

描述

低电平输入停止差分输出时钟。

异步的，积极的高投入，使扩频功能。该引脚有

一个120Kohm下拉电阻。

选择14.31818 MHz或25 MHz的输入频率。该引脚有一个内部120kohm

上拉电阻。

1 = 14.31818 MHz时， 0 = 25 MHz的

高电平输入使能输出3.该引脚有一个内部120kohm下拉

电阻器。

0 =三态输出， 1 =使能输出

0.7V的差分互补时钟输出

0.7V的差分真正的时钟输出

供电，标称3.3V

0.7V的差分互补时钟输出

0.7V的差分真正的时钟输出

高电平输入使能输出2。此引脚在内部120kohm拉

电阻器。

0 =三态输出， 1 =使能输出

接地引脚。

供电，标称3.3V

高电平输入使能输出1。此引脚具有内部120kohm拉涨

电阻器。

0 =三态输出， 1 =使能输出

0.7V的差分互补时钟输出

0.7V的差分真正的时钟输出

供电，标称3.3V

0.7V的差分互补时钟输出

0.7V的差分真正的时钟输出

高电平输入使能输出0 ，该引脚有一个内部120kohm下拉

电阻器。

0 =三态输出， 1 =使能输出

3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。

该引脚建立基准电流的差分电流模式输出对。

该引脚需要一个固定的精密电阻连接到地，以建立

适当的电流。 475欧姆的标准值。

接地引脚PLL内核。

3.3V电源为PLL内核。

注意：

vOE_3

DIF_3#

DIF_3

VDD

DIF_2#

DIF_2

^OE_2

GND

VDD

^OE_1

DIF_1#

DIF_1

VDD

DIF_0#

DIF_0

vOE_0

vFS1

vFS0

IREF

GNDA

VDDA

OUT

PWR

OUT

PWR

OUT

PWR

OUT

PWR

^表示内部120K上拉

V代表内部120K上拉下来

IDT

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

1542E 12/16/10

ICS9FG108D

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

绝对最大

符号

VDD_A

VDD

TAMBIENT

TCASE

ESD PROT

参数

3.3V内核电源电压

3.3V逻辑电源电压

储存温度

工作环境温度（商务级）

工作环境温度（工业级）

外壳温度

输入ESD保护人体模型

民

最大

4.6

150

+70

+85

115

单位

°C

-65

-40

2000

电气特性 - REF - 14.318 / 25 MHz的

= T环境，电源电压VDD = 3.3V +/- 5 ％ ;

=33

, C

= 5pF的

（除非另有规定编）

参数

符号

条件

长精度

PPM

看到TPERIOD最小 - 最大价值

时钟周期

期

14.318MHz标称输出

25.000MHz标称输出

时钟周期

期

= -1毫安

输出高电压

= 1毫安

输出低电压

@MIN = 1.0 V，

输出高电流

@MAX = 3.135 V

@MIN = 1.95 V，

输出低电流

@MAX = 0.4 V

= 0.4 V, V

= 2.4 V

rf1COM

商用温度

上升/下降时间

= 0.4 V, V

= 2.4 V

rf1IND

工业级温度

= 1.5 V

占空比

抖动

民

典型值

69.8413

40.0000

规格

最大

2.4

0.4

-29

0.5

150

250

0.8

-23

200

400

单位备注

PPM

1,2

jcyc - cycCOM

jcyc - cycIND

= 1.5 V（商用）

VT = 1.5 V（工业）

通过设计和特性保证，而不是100 ％生产测试。

所有的长期精度和时钟周期规格都保证假定REF是14.31818或25.00

兆赫

电气特性 - 微分相位抖动参数

=商业和工业，电源电压VDD = 3.3V +/- 5 ％

参数

符号

条件

第二代PCIe 1

jphasePLL

第二代PCIe

jphaseLO

10kHz的< F < 1.5MHz的

第二代PCIe

jphaseHIGH

1.5MHz的< F <奈奎斯特频率（ 50MHz的）

抖动，相位

jphQPI

133MHz的QPI 4.8G / 6.4GB ， 12UI

jphFBD3.2G

jphFBD4.8G

民

典型值

1.2

2.2

0.26/

0.18

1.8

1.4

规格

最大

3.1

0.5

2.5

FBD规格

（ 11 33MHz的）

FBD规格

（ 11 33MHz的）

单位备注

ps的（ π-π ） 1,2-

1,2

（ RMS）

1,2

（ RMS）

1,3

（ RMS）

通过设计和特性保证，而不是100 ％生产测试。

见http://www.pcisig.com的compelte规格

第一个数字是4.8G链路速度，第二个数字是6.4G链路速度。英特尔钟日新工具1.5.1

IDT

频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &

1542E 12/16/10