【产品speci fi cationPE9763产品说明百富勤的PE9763是一款高性能小数N分频PL】,IC型号9763-01,9763-01 PDF资料,9763-01经销商,ic,电子元器件-51电子网

产品speci fi cation

PE9763

产品说明

百富勤的PE9763是一款高性能小数N分频PLL

能频率合成高达3.2 GHz的。该装置是

专为卓越的相位噪声性能，同时提供

当幅度减小电流消耗的顺序，

与现有的商业空间的PLL相比。

该PE9763配有10/11双模分频器，

计数器，Δ -Σ调制器，相位比较器和一个

电荷泵如图1计数器的值是

编程可通过串行接口或直接硬

有线。

PE9763是优化商业空间的应用程序。单身

事件锁存起来（ SEL ）在物理上是不可能的，单一事件

干扰（SEU ）为每比特/天优于10-9的错误。制造

在百富勤的专利UTSi （超薄硅） CMOS

技术， PE9763提供了出色的RF性能，

内在的耐辐射性。

3.2 GHz的Δ-Σ调制

小数N分频合成器

针对低相位噪声应用

特点

3.2 GHz的操作

÷ 10月11日双模预分频器

可选择的相位检测器或收费

泵输出

串行或直接访问模式

频率选择性：比较

频率/ 2

18

低功耗 - 25 - 30毫安在3V （相

检测器/电荷泵）

RAD- HARD

超低相位噪声

68引脚CQFJ或死

图1.框图

F

in

F

in

M

8:0

A

3:0

R

5:0

PRE_EN

SDATA

主

21-bit

LATCH

预分频器

10/11

主

计数器

13

PD_U

20

Secon-

卡里

20-bit

LATCH

Auxilia-

ry

20-bit

LATCH

+

13

20

18

帝斯曼

19

4

6

相

探测器

PD_D

收费

泵

CP

f

r

18

K

17:0

直接

2

v计数器

文档编号70-0140-01

│

www.psemi.com

分页： 15 1

PE9763

产品speci fi cation

图2.引脚配置

RAND_EN

MS2_SEL

CPSEL

GND

61

ENH

V

DD

V

DD

63

F

R

62

R

5

R

4

R

3

R

2

R

1

R

0

K

1

K

0

68

67

65

66

64

9

7

6

4

2

8

5

3

1

V

DD

10

K

2

11

K

3

12

K

4

13

K

5

14

K

6

15

K

7

16

K

8

17

K

9

18

K

10

19

K

11

20

K

12

21

K

13

22

K

14

23

K

15

24

K

16

25

K

17

26

27

V

DD

28

GND

29

M

0

30

M

1

31

M

2

32

M

3

33

M

4

34

M

5

35

M

6

36

M

7

37

M

8

38

A

0

39

A

1

40

A

2

41

A

3

42

直接

43

PRE_EN

60

59

58

57

56

55

54

53

52

51

50

49

48

47

46

45

44

V

DD

V

DD

GND

PD_U

CP

PD_D

GND

V

DD

D

OUT

LD

C

EXT

GND

鳍

V

DD

GND

V

DD

表1.引脚说明

PIN号

1

2

3

4

5

6

7

8

9

GND

V

DD

10

V

DD

11

12

13

14

15

K

2

K

3

K

4

K

5

K

6

直接

（注1 ）

输入

数字核心V

DD

.

计数器第2位。

计数器位3 。

计数器第4位。

计数器位5 。

计数器第6位。

文档编号70-0140-01

│

的UltraCMOS RFIC 解决方案

Downbond

（注1 ）

防静电接地。

ESD V

DD

.

针

名字

R

0

R

1

R

2

R

3

R

4

R

5

K

0

K

1

GND

有效

模式

直接

TYPE

输入

Downbond

v计数器0位（ LSB ）。

v计数器第1位。

v计数器第2位。

v计数器位3 。

v计数器第4位。

v计数器第5位（ MSB）。

计数器0位（ LSB ）。

计数器第1位。

数字核心地。

描述

分页： 15 2

PE9763

产品speci fi cation

PIN号

16

17

18

19

20

21

22

23

24

25

26

27

针

名字

K

7

K

8

K

9

K

10

K

11

K

12

K

13

K

14

K

15

K

16

K

17

V

DD

V

DD

GND

有效

模式

直接

TYPE

输入

（注1 ）

Downbond

计数器第7位。

计数器位8 。

计数器BIT9 。

计数器第10位。

计数器位11 。

计数器位12 。

计数器位13 。

计数器位14 。

计数器位15 。

计数器位16 。

计数器BIT17 （MSB）。

数字核心V

DD

.

ESD V

DD

.

数字核心地。

防静电接地。

M计数器0位（ LSB ）。

M计数器第1位。

M计数器第2位

M计数器位3 。

M计数器第4位。

描述

28

GND

29

30

31

32

M

0

M

1

M

2

M

3

M

4

33

S_WR

M

5

34

SDATA

M

6

35

SCLK

36

37

38

M

7

M

8

A

0

A

1

39

E_WR

40

41

42

43

44

45

GND

Downbond

防静电接地。

A

2

A

3

直接

PRE_EN

V

DD

GND

直接

串行

直接

串行

直接

串行

直接

串行

直接

两

直接

输入

（注1 ）

Downbond

串联负载使能输入。虽然S_WR为“低” ， SDATA可连续计时。一级注册

数据传送到上S_WR或Hop_WR上升沿辅助寄存器。

M计数器位5 。

二进制串行数据输入。输入数据输入MSB优先。

M计数器第6位。

串行时钟输入。 SDATA被计时串联成20位的主要寄存器（ E_WR “低” ），或

8位增强寄存器（ E_WR “高” ）在SCLK的上升沿。

M计数器第7位。

M计数器位8 （MSB）。

A计数器0位（ LSB ）。

A计数器第1位。

增强的寄存器写使能。虽然E_WR是“高” ， SDATA可串行移入

在SCLK的上升沿增强的寄存器。

A计数器第2位。

A计数器第3位（ MSB）。

直营模式选择。 “高”启用直接模式。 “低”使串行模式。

预分频器使能，积极为“低” 。当“高” ，翅绕过预分频器。

数字核心V

DD

.

数字核心地。

文档编号70-0140-01

│

www.psemi.com

第15 3

PE9763

产品speci fi cation

PIN号

针

名字

V

DD

有效

模式

TYPE

（注1 ）

ESD V

DD

.

预分频器V

DD

.

描述

46

V

DD

47

48

F

in

F

in

两

GND

49

GND

50

CEXT

Downbond

产量

两

输入

来自VCO预分频器输入。 3.2 GHz的最高频率。

预分频器的互补输入。旁路电容应尽量靠近，以

该引脚与被串联连接，直接一个50瓦的电阻到接地平面。

预分频器地。

输出驱动器/电荷泵地。

PD_U和PD_D逻辑“非”通过终止芯片， 2千瓦的串联电阻。

连接CEXT到外部电容器将低通滤波器的输入信号反相放大器

用于驱动的LD 。

锁定检测和CEXT的开漏逻辑反转。当环路处于锁定状态， LD高

阻抗，否则LD是一个逻辑低电平（ “0”）。

数据输出功能，在增强模式下启用。

输出驱动器/电荷泵V

DD

.

输出驱动器/电荷泵地。

PD_D脉冲下来当f

p

导致F

c

。 PD_U被驱动到GND时CPSEL = “高” 。

电荷泵输出。选中时CPSEL =“1” 。三态时CPSEL = “低” 。

PD_U脉冲下来当f

c

导致F

p

。 PD_D被驱动到GND时CPSEL = “高” 。

输出驱动器/电荷泵地。

输出驱动器/电荷泵V

DD

.

鉴相器GND 。

鉴相器V

DD

.

ESD V

DD

.

防静电接地。

参考地。

参考频率输入。

参考V

DD

.

数字核心V

DD

.

数字核心地。

增强模式。当置为低电平（ “0”），增强的寄存器位功能。

电荷泵选择。 “高”，使得电荷泵和禁用销PD_U和PD_D由

迫使他们“低” 。 “低”三态CP ，使PD_U和PD_D 。

MASH 1-1选择。 “高”，选择MASH 1-1模式。 “低”选择MASH 1-1-1模式。

K寄存器的LSB切换启用。 “ 1 ”启用的来回切换LSB 。这等效于具有

一个附加位为LSB K时寄存器。频率偏移为使该位的结果

是相位检测器比较频率/ 2

19

.

两

51

52

53

54

55

56

57

58

59

LD

D

OUT

V

DD

GND

PD_D

CP

PD_U

GND

V

DD

GND

V

DD

产量

（注1 ）

Downbond

两

产量

Downbond

（注1 ）

Downbond

（注1 ）

Downbond

60

V

DD

GND

61

GND

62

63

64

f

r

V

DD

V

DD

GND

65

66

67

68

注1 ：

注2 ：

ENH

CPSEL

MS2_SEL

RND_SEL

两

输入

（注1 ）

Downbond

输入

两

所有V

DD

引脚由二极管连接的，并且必须具有相同的正电压电平来提供。

所有数字输入引脚具有70 kΩ的上拉或下拉电阻到地。

第15 4

文档编号70-0140-01

│

的UltraCMOS RFIC 解决方案

PE9763

产品speci fi cation

表2.绝对最大额定值

符号

V

DD

V

I

O

T

英镑

静电放电（ ESD ）注意事项

单位

V

mA

°C

4.0

参数/条件

电源电压

在任何输入电压

DC到任何输入

DC到任何输出

存储温度范围

民

-0.3

-10

-65

最大

V

DD

+

0.3

+10

150

在处理这个的UltraCMOS 器件，观察

你将与使用相同的注意事项

其他ESD敏感设备。虽然这个设备

包含电路，以保护其免受损坏，由于

ESD ，应采取预防措施，以避免

超过表4规定的额定值。

闭锁避免

表3.工作额定值

符号

V

DD

T

A

与传统的CMOS器件，的UltraCMOS

设备是免疫的闩锁。

民

2.85

-40

参数/条件

电源电压

工作环境

温度范围

最大

3.15

85

单位

V

°C

表4. ESD额定值

符号

V

ESD

注1 ：

参数/条件

ESD电压人体模型

（注1 ）

水平

1000

单位

V

周期性采样，而不是100 ％测试。每MIL-进行测试

STD- 883 ， M3015 C2

文档编号70-0140-01

│

www.psemi.com

第15个5