【产品speci fi cationPE9704产品说明百富勤的PE9704是一款高性能的整数N分频P】,IC型号9704-01,9704-01 PDF资料,9704-01经销商,ic,电子元器件-51电子网

产品speci fi cation

PE9704

产品说明

百富勤的PE9704是一款高性能的整数N分频PLL

能频率合成高达3000 MHz的。该

设备是专为卓越的相位噪声性能

同时提供幅度降低一个数量级的电流

耗，当与现有的商业相比

空间的PLL 。

该PE9704配有÷ 10月11日双模预分频器，

计数器和相位比较器，如图1所示。

计数器的值是可编程的，通过串行

接口，并且还可以直接硬连接。

该PE9704是为商业空间优化

应用程序。单粒子闩锁起来（ SEL ）是物理

不可能和单事件翻转（ SEU ）优于

10

-9

每比特/天的误差。它是对百富勤的制造

的UltraCMOS 过程中，专利的变化上硅

绝缘体（SOI）技术，在蓝宝石衬底上，将提供

卓越的射频性能和内在的耐辐射性。

图1.框图

3000兆赫的UltraCMOS 整数N分频PLL

抗辐射的空间应用

特点

3000 MHz运行

÷ 10月11日双模预分频器

鉴相器输出

串行接口或硬连线

可编程

超低相位噪声

SEU < 10

-9

错误/位天

100拉德（ Si）的总剂量

44引脚CQFJ

F

IN

预分频器

10 / 11

MSEL

主

计数器

13

串行

控制

3

20-Bit

频率

注册

f

p

20

19*

f

c

相

探测器

PD_U

PD_D

M(8:0)

直接

A(3:0)

控制

R(5:0)

F

R

LD

6

分机

v计数器

*在直接模式下无法使用预分频旁路

文档编号70-0083-03

│

www.psemi.com

分页： 10 1

PE9704

产品speci fi cation

图2.引脚配置（顶视图）

GND

ENH

V

DD

LD

R

3

R

2

R

1

R

0

F

R

图3.封装类型

44引脚CQFJ

6

R

4

R

5

M

0

M

1

V

DD

V

DD

M

2

M

3

S_WR ，男

4

DATA ，男

5

GND

5

4

3

2

1

44 43 42 41 40

39

38

37

36

35

34

33

32

31

30

29

C

EXT

V

DD

PD_U

PD_D

GND

N / C

V

DD

D

OUT

V

DD

N / C

GND

7

8

9

10

11

12

13

14

15

16

17

18 19 20 21 22 23 24 25 26 27 28

时钟，男

6

D

模式

M

7

M

8

A

0

E_WR ，A

1

A

2

A

3

V

DD

F

IN

GND

表1.引脚说明

PIN号

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

M

4

数据

16

M

5

直接

输入

直接

串行

输入

引脚名称

V

DD

R

0

R

1

R

2

R

3

GND

R

4

R

5

M

0

M

1

V

DD

V

DD

M

2

M

3

S_WR

接口模式

两

直接

两

直接

两

直接

串行

TYPE

（注1 ）

输入

（注1 ）

输入

（注1 ）

输入

描述

电源输入。输入范围从2.85 V至3.15 V.绕过

推荐使用。

v计数器位0

v计数器位1

v计数器第2位

v计数器位3

地

v计数器第4位

v计数器第5位（ MSB ）

M计数器位0

M计数器位1

相同的引脚1

M计数器第2位

M计数器位3

频率寄存器加载使能输入。缓冲的数据被转移到频率

在S_WR上升沿注册。

M计数器第4位

二进制串行数据输入。数据输入LSB第一，并连续计时进入

20位的频率控制寄存器（ E_WR “低” ）或8位寄存器中的增强

（ E_WR “高” ）的时钟的上升沿。

M计数器位5

第10 2

文档编号70-0083-03

│

的UltraCMOS RFIC 解决方案

PE9704

产品speci fi cation

表1.引脚说明（续）

PIN号

17

引脚名称

GND

时钟

接口模式

两

串行

直接

两

串行

直接

两

TYPE

地

输入

（注1 ）

输入

描述

时钟输入。数据在串行时钟到无论是20位的主要寄存器（ E_WR

“低” ）或8位增强寄存器（ E_WR “高” ）上的上升沿

时钟。

M计数器位6

M计数器第7位

M计数器位8 （MSB）

A计数器位0

选择直接接口模式（D

模式

= 1）或串行接口模式（四

模式

=0)

相同的引脚1

增强的寄存器写使能。虽然E_WR是“高” ，数据以串行

移入在CLOCK的上升沿增强寄存器。

A计数器第1位。

A计数器第2位

A计数器第3位（ MSB ）

来自VCO的RF预分频器输入。 3.0 GHz的最高频率。

地面上。

无连接。

18

M

6

19

20

21

22

23

M

7

M

8

A

0

D

模式

V

DD

E_WR

24

A

1

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

注1 ：

注2 ：

A

2

A

3

F

IN

GND

N / C

V

DD

D

OUT

V

DD

N / C

GND

PD_D

PD_U

V

DD

C

EXT

GND

F

R

ENH

LD

两

串行

输入

输出， OD

产量

（注1 ）

产量

两

串行

两

（注1 ）

产量

（注1 ）

相同的引脚1

数据输出。主计数器输出，R计数器输出，或双模预分频器

选择（ MSEL ）可以被路由到D

OUT

通过加强登记程序。

相同的引脚1

无连接。

地面上。

PD_D脉冲下来当f

p

导致F

c

.

PD_U脉冲下来当f

c

导致F

p

.

相同的引脚1

逻辑“非” PD_U和PD_D ，通过片上， 2 kΩ串联传递

电阻器。连接

EXT

到一个外部电容器将低通滤波器的输入

反相放大器用于驱动LD 。

地

参考频率输入

增强模式。当置为低电平（ “0”），增强的寄存器位

功能性。

锁定检测输出，C的开漏逻辑反转

EXT

。当环路是

锁定时， LD为高阻态;否则LD是一个逻辑低电平（ “0”）。

V

DD

引脚1 ，11，12 ， 23 ，31，33 ，35，和38是由二极管连接的，并且必须具有相同的正电压电平来提供。

所有数字输入引脚具有70 kΩ的上拉或下拉电阻到地。

文档编号70-0083-03

│

www.psemi.com

第10 3

PE9704

产品speci fi cation

表2.绝对最大额定值

符号

V

DD

V

I

O

T

英镑

表4. ESD额定值

单位

V

mA

°C

参数/条件

电源电压

在任何输入电压

DC到任何输入

DC到任何输出

储存温度

范围

民

-0.3

-10

-65

最大

4.0

V

DD

+ 0.3

+10

150

符号

V

ESD

注1 ：

参数/条件

静电放电电压（人体

模型） - 注1

水平

1000

单位

V

周期性采样，而不是100 ％测试。每MIL-进行测试

STD- 883 ， M3015 C2

静电放电（ ESD ）注意事项

在处理这个的UltraCMOS 器件，观察

你将与使用相同的注意事项

其他ESD敏感设备。虽然这个设备

包含电路，以保护其免受损坏，由于

ESD ，应采取预防措施，以避免

超过表4规定的额定值。

闭锁避免

表3.工作额定值

符号

V

DD

T

A

参数/条件

电源电压

工作环境

温度范围

民

2.85

-40

最大

3.15

85

单位

V

°C

与传统的CMOS器件，的UltraCMOS

设备是免疫的闩锁。

表5. DC特性：

V

DD

= 3.0 V， -40°C <牛逼

A

< 85 ℃，除非另有说明

符号

I

DD

参数

操作电源电流;

预分频器被禁用

预分频

条件

V

DD

= 2.85至3.15 V

民

典型值

10

24

最大

单位

mA

31

数字输入：所有除F

R

, F

IN

（所有的数字输入有70 kΩ的上拉电阻）

V

IH

V

IL

I

IH

I

IL

高电平输入电压

低电平输入电压

高电平输入电流

低电平输入电流

V

DD

= 2.85至3.15 V

V

DD

= 2.85至3.15 V

V

IH

= V

DD

= 3.15 V

V

IL

= 0, V

DD

= 3.15 V

-1

0.7× V

DD

0.3× V

DD

+70

V

A

参考分频器输入：F

R

I

国际卫生条例

I

ILR

高电平输入电流

低电平输入电流

V

IH

= V

DD

= 3.15 V

V

IL

= 0, V

DD

= 3.15 V

-100

+100

A

计数器和鉴相器输出：F

c

, f

p

.

V

老

V

OHD

输出电压低

输出电压高

I

OUT

= 6毫安

I

OUT

= -3毫安

V

DD

- 0.4

0.4

V

锁定检测输出：C

EXT

， LD

V

OLC

V

OHC

V

OLLD

输出电压低，C

EXT

输出电压高，C

EXT

输出电压低， LD

I

OUT

= 100 A

I

OUT

= -100 A

I

OUT

= 6毫安

V

DD

- 0.4

0.4

V

第10 4

文档编号70-0083-03

│

的UltraCMOS RFIC 解决方案

PE9704

产品speci fi cation

表6. AC特性：

V

DD

= 3.0 V， -40°C <牛逼

A

< 85 ℃，除非另有说明

符号

参数

条件

民

最大

单位

控制接口和锁存器（见图1和3 ）

f

CLK

t

CLKH

t

CLKL

t

DSU

t

DHLD

t

PW

t

无缝线路

t

CE

t

WRC

t

EC

t

MDO

时钟串行数据时钟频率

时钟串行时钟高电平时间

时钟串行时钟低电平时间

之后，时钟上升沿数据建立时间

时钟上升沿后数据保持时间

S_WR脉冲宽度

时钟上升沿到S_WR上升沿。

时钟下降沿到E_WR过渡

S_WR下降沿到时钟上升沿。

E_WR过渡到时钟上升沿

MSEL数据输出延时F以后，

IN

上升沿

C

L

= 12 pF的

（注1 ）

30

10

30

8

10

兆赫

ns

主分频器（包括预分频器）

F

IN

P

鳍

工作频率

输入电平范围

外部交流耦合

500

-5

3000

5

兆赫

DBM

主分频器（预分频器绕过）

F

IN

P

鳍

工作频率

输入电平范围

外部交流耦合

50

-5

300

5

兆赫

DBM

参考分频器

F

R

P

Fr

相位检测器

f

c

注1 ：

比较频率

（注3）

20

兆赫

工作频率

参考输入功率（注2 ）

（注3）

单端输入

-2

100

兆赫

DBM

功能模式测试期间FCLK验证。的功能模式串行编程部分的时钟频率为10 MHz ，以验证FCLK

特定连接的阳离子。

注2 ：

注3 ：

CMOS逻辑电平可以被用来驱动参考输入，如果直流耦合。电压输入需要的最小0.5V的

p-p

.

参数只能通过特性保证，未经测试。

文档编号70-0083-03

│

www.psemi.com

第10个5

超前信息

PE9704

产品说明

百富勤的PE9704是一款高性能的整数N分频PLL

能频率合成高达3.0 GHz的。该

设备是专为卓越的相位噪声性能

同时提供幅度降低的顺序

电流消耗，当与现有的相比

商业空间的PLL 。

该PE9704配有÷ 10月11日双模预分频器，

计数器和相位比较器，如图1所示。

计数器的值是可编程的，通过串行

接口，并且还可以直接硬连接。

该PE9704是为商业空间优化

应用程序。单粒子闩锁（ SEL ）是物理

不可能和单事件翻转（ SEU ）优于

10

-9

每比特/天的误差。制作百富勤的

专利UTSi （超薄硅） CMOS技术，

该PE9704提供了出色的RF性能和内在

辐射的耐受性。

3.0 GHz的整数N分频PLL，拉德

硬盘应用

特点

3.0 GHz的操作

÷ 10月11日双模预分频器

鉴相器输出

串行接口或硬连线

可编程

超低相位噪声

SEU < 10

-9

错误/位天

100拉德（ Si）的总剂量

44引脚CQFJ

图1.框图

预分频器

10 / 11

MSEL

F

IN

主

计数器

13

串行

控制

3

20-Bit

频率

注册

f

p

20

19*

f

c

相

探测器

PD_U

PD_D

M(8:0)

直接

A(3:0)

控制

R(5:0)

F

R

LD

6

分机

v计数器

*在直接模式下无法使用预分频旁路

Peregrine半导体股份有限公司。

|

http://www.peregrine-semi.com

版权

Peregrine半导体公司2003

第12页1

PE9704

超前信息

图2.引脚配置

GND

ENH

V

DD

LD

R

3

R

2

R

1

R

0

F

R

6

R

4

R

5

M

0

M

1

V

DD

V

DD

M

2

M

3

S_WR ，男

4

DATA ，男

5

GND

5

4

3

2

1

44 43 42 41 40

39

38

37

36

35

34

33

32

31

30

29

C

EXT

V

DD

PD_U

PD_D

GND

N / C

V

DD

D

OUT

V

DD

N / C

GND

7

8

9

10

11

12

13

14

15

16

17

18 19 20 21 22 23 24 25 26 27 28

时钟，男

6

D

模式

M

7

M

8

A

0

E_WR ，A

1

A

2

A

3

V

DD

F

IN

GND

表1.引脚说明

PIN号

1

2

3

4

5

6

7

8

9

10

11

12

13

14

引脚名称

V

DD

R

0

R

1

R

2

R

3

GND

R

4

R

5

M

0

M

1

V

DD

V

DD

M

2

M

3

S_WR

M

4

接口模式

两

直接

两

直接

两

直接

串行

直接

串行

TYPE

（注1 ）

输入

（注1 ）

输入

（注1 ）

输入

描述

电源输入。输入范围从2.85 V至3.15 V.绕过

推荐使用。

v计数器位0

v计数器位1

v计数器第2位

v计数器位3

地

v计数器第4位

v计数器第5位（ MSB ）

M计数器位0

M计数器位1

相同的引脚1

M计数器第2位

M计数器位3

频率寄存器加载使能输入。缓冲的数据被转移到频率

在S_WR上升沿注册。

M计数器第4位

二进制串行数据输入。数据输入LSB第一，并连续计时到20

位频率控制寄存器（ E_WR “低” ）或8位增强寄存器（ E_WR

“高” ）的时钟的上升沿。

15

16

数据

版权

Peregrine半导体公司2003

文件编号70 / 0083 00B

| |

UTSI

CMOS RFIC解决方案

第12页2

PE9704

超前信息

PIN号

引脚名称

M

5

接口模式

直接

两

串行

直接

两

串行

直接

两

TYPE

输入

M计数器位5

地

输入

（注1 ）

输入

描述

17

GND

时钟

M

6

18

时钟输入。数据在串行时钟到无论是20位的主要寄存器（ E_WR

“低” ），或在CLOCK的上升沿8位增强寄存器（ E_WR “高”）。

M计数器位6

M计数器第7位

M计数器位8 （MSB）

A计数器位0

选择直接接口模式（D

模式

= 1）或串行接口模式（四

模式

=0)

相同的引脚1

增强的寄存器写使能。虽然E_WR是“高” ，数据以串行

移入在CLOCK的上升沿增强寄存器。

A计数器第1位。

A计数器第2位

A计数器第3位（ MSB ）

来自VCO的RF预分频器输入。 3.0 GHz的最高频率。

地面上。

无连接。

19

20

21

22

23

M

7

M

8

A

0

D

模式

V

DD

E_WR

A

1

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

注1 ：

注2 ：

A

2

A

3

F

IN

GND

N / C

V

DD

D

OUT

V

DD

N / C

GND

PD_D

PD_U

V

DD

C

EXT

GND

F

R

ENH

LD

两

串行

两

（注1 ）

产量

（注1 ）

相同的引脚1

数据输出。主计数器输出，R计数器输出，或双模预分频器

选择（ MSEL ）可以被路由到D

OUT

通过加强登记程序。

相同的引脚1

无连接。

两

串行

输入

输出， OD

产量

（注1 ）

产量

地面上。

PD_D脉冲下来当f

p

导致F

c

.

PD_U脉冲下来当f

c

导致F

p

.

相同的引脚1

逻辑“与非” PD_U和PD_D的，通过片上， 2 kΩ串联电阻通过。

连接

EXT

到一个外部电容器将低通滤波器的输入到反相

放大器用于驱动LD 。

地

参考频率输入

增强模式。当置为低电平（ “0”），增强的寄存器位

功能性。

锁定检测输出，C的开漏逻辑反转

EXT

。当环路锁定时，

LD是高阻抗;否则LD是一个逻辑低电平（ “0”）。

V

DD

引脚1 ，11，12 ， 23 ，31，33 ，35，和38是由二极管连接的，并且必须具有相同的正电压电平来提供。

所有数字输入引脚具有70 kΩ的上拉或下拉电阻到地。

Peregrine半导体股份有限公司。

|

http://www.peregrine-semi.com

版权

Peregrine半导体公司2003

第12页3

PE9704

超前信息

表2.绝对最大额定值

符号

V

DD

V

I

O

T

英镑

静电放电（ ESD ）注意事项

单位

V

mA

°C

4.0

参数/条件

电源电压

在任何输入电压

DC到任何输入

DC到任何输出

储存温度

范围

民

-0.3

-10

-65

最大

V

DD

+ 0.3

+10

150

在处理这个UTSI设备，观察同样的

你会与其他的ESD使用注意事项

敏感的设备。虽然这个装置包含

电路，以保护其免受损坏，由于ESD ，

应采取预防措施，以避免超过

表4规定的额定值。

闭锁避免

与传统的CMOS器件， CMOS UTSI

设备是免疫的闩锁。

表3.工作额定值

符号

V

DD

T

A

参数/条件

电源电压

工作环境

温度范围

民

2.85

-40

最大

3.15

85

单位

V

°C

表4. ESD额定值

符号

V

ESD

参数/条件

静电放电电压（人体

模型） - 注1

水平

1000

单位

V

注1 ：

周期性采样，而不是100 ％测试。每MIL-进行测试

STD- 883 ， M3015 C2

版权

Peregrine半导体公司2003

文件编号70 / 0083 00B

| |

UTSI

CMOS RFIC解决方案

第12页4

PE9704

超前信息

表5. DC特性

V

DD

= 3.0 V， -40°C <牛逼

A

< 85 ℃，除非另有说明

符号

I

DD

参数

操作电源电流;

预分频器被禁用

预分频

高电平输入电压

低电平输入电压

高电平输入电流

低电平输入电流

高电平输入电流

低电平输入电流

输出电压低

输出电压高

输出电压低，C

EXT

输出电压高，C

EXT

输出电压低， LD

条件

V

DD

= 2.85至3.15 V

民

典型值

10

24

最大

单位

mA

V

31

数字输入：所有除F

R

, F

IN

（所有的数字输入有70K欧姆的上拉电阻）

V

IH

V

IL

I

IH

I

IL

I

国际卫生条例

I

ILR

V

老

V

OHD

V

OLC

V

OHC

V

OLLD

V

DD

= 2.85至3.15 V

V

DD

= 2.85至3.15 V

V

IH

= V

DD

= 3.15 V

V

IL

= 0, V

DD

= 3.15 V

V

IH

= V

DD

= 3.15 V

V

IL

= 0, V

DD

= 3.15 V

I

OUT

= 6毫安

I

OUT

= -3毫安

I

OUT

= 100

I

OUT

= -100

I

OUT

= 6毫安

V

DD

- 0.4

0.4

V

DD

- 0.4

0.4

-100

0.4

-1

+100

0.7× V

DD

0.3× V

DD

+70

V

A

V

参考分频器输入：F

R

计数器和鉴相器输出：F

c

, f

p

.

锁定检测输出：C

EXT

， LD

Peregrine半导体股份有限公司。

|

http://www.peregrine-semi.com

版权

Peregrine半导体公司2003

第12页5

超前信息

PE9704

产品说明

百富勤的PE9704是一款高性能的整数N分频PLL

能频率合成高达3.0 GHz的。该

设备是专为卓越的相位噪声性能

同时提供幅度降低的顺序

电流消耗，当与现有的相比

商业空间的PLL 。

该PE9704配有÷ 10月11日双模预分频器，

计数器和相位比较器，如图1所示。

计数器的值是可编程的，通过串行

接口，并且还可以直接硬连接。

该PE9704是为商业空间优化

应用程序。单粒子闩锁（ SEL ）是物理

不可能和单事件翻转（ SEU ）优于

10

-9

每比特/天的误差。制作百富勤的

专利UTSi （超薄硅） CMOS技术，

该PE9704提供了出色的RF性能和内在

辐射的耐受性。

3.0 GHz的整数N分频PLL，拉德

硬盘应用

特点

3.0 GHz的操作

÷ 10月11日双模预分频器

鉴相器输出

串行接口或硬连线

可编程

超低相位噪声

SEU < 10

-9

错误/位天

100拉德（ Si）的总剂量

44引脚CQFJ

图1.框图

预分频器

10 / 11

MSEL

F

IN

主

计数器

13

串行

控制

3

20-Bit

频率

注册

f

p

20

19*

f

c

相

探测器

PD_U

PD_D

M(8:0)

直接

A(3:0)

控制

R(5:0)

F

R

LD

6

分机

v计数器

*在直接模式下无法使用预分频旁路

Peregrine半导体股份有限公司。

|

http://www.peregrine-semi.com

版权

Peregrine半导体公司2003

第12页1

PE9704

超前信息

图2.引脚配置

GND

ENH

V

DD

LD

R

3

R

2

R

1

R

0

F

R

6

R

4

R

5

M

0

M

1

V

DD

V

DD

M

2

M

3

S_WR ，男

4

DATA ，男

5

GND

5

4

3

2

1

44 43 42 41 40

39

38

37

36

35

34

33

32

31

30

29

C

EXT

V

DD

PD_U

PD_D

GND

N / C

V

DD

D

OUT

V

DD

N / C

GND

7

8

9

10

11

12

13

14

15

16

17

18 19 20 21 22 23 24 25 26 27 28

时钟，男

6

D

模式

M

7

M

8

A

0

E_WR ，A

1

A

2

A

3

V

DD

F

IN

GND

表1.引脚说明

PIN号

1

2

3

4

5

6

7

8

9

10

11

12

13

14

引脚名称

V

DD

R

0

R

1

R

2

R

3

GND

R

4

R

5

M

0

M

1

V

DD

V

DD

M

2

M

3

S_WR

M

4

接口模式

两

直接

两

直接

两

直接

串行

直接

串行

TYPE

（注1 ）

输入

（注1 ）

输入

（注1 ）

输入

描述

电源输入。输入范围从2.85 V至3.15 V.绕过

推荐使用。

v计数器位0

v计数器位1

v计数器第2位

v计数器位3

地

v计数器第4位

v计数器第5位（ MSB ）

M计数器位0

M计数器位1

相同的引脚1

M计数器第2位

M计数器位3

频率寄存器加载使能输入。缓冲的数据被转移到频率

在S_WR上升沿注册。

M计数器第4位

二进制串行数据输入。数据输入LSB第一，并连续计时到20

位频率控制寄存器（ E_WR “低” ）或8位增强寄存器（ E_WR

“高” ）的时钟的上升沿。

15

16

数据

版权

Peregrine半导体公司2003

文件编号70 / 0083 00B

| |

UTSI

CMOS RFIC解决方案

第12页2

PE9704

超前信息

PIN号

引脚名称

M

5

接口模式

直接

两

串行

直接

两

串行

直接

两

TYPE

输入

M计数器位5

地

输入

（注1 ）

输入

描述

17

GND

时钟

M

6

18

时钟输入。数据在串行时钟到无论是20位的主要寄存器（ E_WR

“低” ），或在CLOCK的上升沿8位增强寄存器（ E_WR “高”）。

M计数器位6

M计数器第7位

M计数器位8 （MSB）

A计数器位0

选择直接接口模式（D

模式

= 1）或串行接口模式（四

模式

=0)

相同的引脚1

增强的寄存器写使能。虽然E_WR是“高” ，数据以串行

移入在CLOCK的上升沿增强寄存器。

A计数器第1位。

A计数器第2位

A计数器第3位（ MSB ）

来自VCO的RF预分频器输入。 3.0 GHz的最高频率。

地面上。

无连接。

19

20

21

22

23

M

7

M

8

A

0

D

模式

V

DD

E_WR

A

1

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

注1 ：

注2 ：

A

2

A

3

F

IN

GND

N / C

V

DD

D

OUT

V

DD

N / C

GND

PD_D

PD_U

V

DD

C

EXT

GND

F

R

ENH

LD

两

串行

两

（注1 ）

产量

（注1 ）

相同的引脚1

数据输出。主计数器输出，R计数器输出，或双模预分频器

选择（ MSEL ）可以被路由到D

OUT

通过加强登记程序。

相同的引脚1

无连接。

两

串行

输入

输出， OD

产量

（注1 ）

产量

地面上。

PD_D脉冲下来当f

p

导致F

c

.

PD_U脉冲下来当f

c

导致F

p

.

相同的引脚1

逻辑“与非” PD_U和PD_D的，通过片上， 2 kΩ串联电阻通过。

连接

EXT

到一个外部电容器将低通滤波器的输入到反相

放大器用于驱动LD 。

地

参考频率输入

增强模式。当置为低电平（ “0”），增强的寄存器位

功能性。

锁定检测输出，C的开漏逻辑反转

EXT

。当环路锁定时，

LD是高阻抗;否则LD是一个逻辑低电平（ “0”）。

V

DD

引脚1 ，11，12 ， 23 ，31，33 ，35，和38是由二极管连接的，并且必须具有相同的正电压电平来提供。

所有数字输入引脚具有70 kΩ的上拉或下拉电阻到地。

Peregrine半导体股份有限公司。

|

http://www.peregrine-semi.com

版权

Peregrine半导体公司2003

第12页3

PE9704

超前信息

表2.绝对最大额定值

符号

V

DD

V

I

O

T

英镑

静电放电（ ESD ）注意事项

单位

V

mA

°C

4.0

参数/条件

电源电压

在任何输入电压

DC到任何输入

DC到任何输出

储存温度

范围

民

-0.3

-10

-65

最大

V

DD

+ 0.3

+10

150

在处理这个UTSI设备，观察同样的

你会与其他的ESD使用注意事项

敏感的设备。虽然这个装置包含

电路，以保护其免受损坏，由于ESD ，

应采取预防措施，以避免超过

表4规定的额定值。

闭锁避免

与传统的CMOS器件， CMOS UTSI

设备是免疫的闩锁。

表3.工作额定值

符号

V

DD

T

A

参数/条件

电源电压

工作环境

温度范围

民

2.85

-40

最大

3.15

85

单位

V

°C

表4. ESD额定值

符号

V

ESD

参数/条件

静电放电电压（人体

模型） - 注1

水平

1000

单位

V

注1 ：

周期性采样，而不是100 ％测试。每MIL-进行测试

STD- 883 ， M3015 C2

版权

Peregrine半导体公司2003

文件编号70 / 0083 00B

| |

UTSI

CMOS RFIC解决方案

第12页4

PE9704

超前信息

表5. DC特性

V

DD

= 3.0 V， -40°C <牛逼

A

< 85 ℃，除非另有说明

符号

I

DD

参数

操作电源电流;

预分频器被禁用

预分频

高电平输入电压

低电平输入电压

高电平输入电流

低电平输入电流

高电平输入电流

低电平输入电流

输出电压低

输出电压高

输出电压低，C

EXT

输出电压高，C

EXT

输出电压低， LD

条件

V

DD

= 2.85至3.15 V

民

典型值

10

24

最大

单位

mA

V

31

数字输入：所有除F

R

, F

IN

（所有的数字输入有70K欧姆的上拉电阻）

V

IH

V

IL

I

IH

I

IL

I

国际卫生条例

I

ILR

V

老

V

OHD

V

OLC

V

OHC

V

OLLD

V

DD

= 2.85至3.15 V

V

DD

= 2.85至3.15 V

V

IH

= V

DD

= 3.15 V

V

IL

= 0, V

DD

= 3.15 V

V

IH

= V

DD

= 3.15 V

V

IL

= 0, V

DD

= 3.15 V

I

OUT

= 6毫安

I

OUT

= -3毫安

I

OUT

= 100

I

OUT

= -100

I

OUT

= 6毫安

V

DD

- 0.4

0.4

V

DD

- 0.4

0.4

-100

0.4

-1

+100

0.7× V

DD

0.3× V

DD

+70

V

A

V

参考分频器输入：F

R

计数器和鉴相器输出：F

c

, f

p

.

锁定检测输出：C

EXT

， LD

Peregrine半导体股份有限公司。

|

http://www.peregrine-semi.com

版权

Peregrine半导体公司2003

第12页5