产品speci fi cation
PE9354
产品说明
该PE9354 SPDT高功率的UltraCMOS 射频开关
设计为覆盖一个宽范围的应用从DC附近
到3000兆赫。此单电源开关反光导通集成
板CMOS控制逻辑通过一个简单的单针CMOS驱动
与TTL兼容控制输入。采用标称+ 3伏
电源的+31的典型输入1 dB压缩点
dBm的可以实现的。该PE9354还具有输入输出
更好的超过30 dB的隔离，在2000 MHz和提供的
小型8引脚的陶瓷SOIC封装。
该PE9354是优化商业空间的应用程序。
单粒子闩锁起来（ SEL ）在物理上是不可能的，
单粒子翻转（ SEU ） ，比每比特/天10-9错误要好。
制作百富勤公司的UltraCMOS 技术，
PE9354提供了卓越的射频性能和内在的辐射
耐受性。
图1.功能示意图
RFC
SPDT大功率
的UltraCMOS 射频开关
抗辐射的空间应用
特点
单3伏电源
低插入损耗： 0.55分贝在2000兆赫
在2000 MHz的高隔离30分贝
典型输入1 dB压缩点
+31 dBm的
100拉德总剂量
单针CMOS或TTL逻辑控制
低成本
图2.封装类型
8引线CSOIC
RF1
RF2
CMOS
控制
司机
CTRL
表1. A / C电气规格-55°C至+ 125 ° C，V
DD
= 3.0 V
(Z
S
= Z
L
= 50
)
参数
工作频率
1
插入损耗
隔离 - RFC到RF1 / RF2
隔离 - RF1到RF2
回波损耗
2
输入1 dB压缩
2000兆赫
2000兆赫
2000兆赫
2000兆赫
2000兆赫
28
28
24
条件
最低
DC
典型
最大
3000
单位
兆赫
dB
dB
dB
dB
DBM
0.55
32
28
22
31
0.80
注：1，线性器件将开始降低10 MHz以下。
注： 2，回波损耗不生产，由于设备的限制测量
文档编号70-0099-02
│
www.psemi.com
2004-2006 Peregrine半导体公司保留所有权利。
第1页7
PE9354
产品speci fi cation
图3.引脚配置
V
DD
CTRL
GND
1
2
8
7
RF1
GND
GND
RF2
表3.绝对最大额定值
符号
V
DD
V
I
V
CTRL
参数/条件
电源电压
在任何输入电压
除了CTRL输入
在CTRL输入电压
存储温度范围
工作温度
范围
输入功率（ 50
)
静电放电电压（人体
模型）
总累计曝光
电离辐射
民
-0.3
-0.3
最大
4.0
V
DD
+
0.3
5.0
150
125
32
200
100k
单位
V
V
V
°C
°C
DBM
V
拉德
（SI ）
PE9354
3
4
6
5
T
ST
T
OP
-65
-55
RFC
P
IN
V
ESD
表2.引脚说明
针
号
1
总剂量
针
名字
V
DD
描述
标称+ 3V电源连接。
CMOS或TTL逻辑电平：
高= RFC到RF1信号通路
低= RFC到RF2信号通路
接地连接。走线应
物理上短，并连接到
地平面以获得最佳性能。
常见的RF端口的交换机。
1
RF2端口。
1
接地连接。走线应
物理上短，并连接到
地平面以获得最佳性能。
接地连接。走线应
物理上短，并连接到
地平面以获得最佳性能。
RF1端口。
1
2
CTRL
3
4
5
6
GND
RFC
RF2
GND
绝对最大额定值是那些价值
在上表中列出。超过这些值
可能会造成永久性损坏设备。
功能操作应被限制到
在直流电气规格表的限制。
置身于绝对最大额定值
长时间可能会影响器件的可靠性。
静电放电（ ESD ）注意事项
在处理这个的UltraCMOS 器件，观察
你将与使用相同的注意事项
其他ESD敏感设备。虽然这个设备
包含电路，以保护其免受损坏，由于
ESD ，应采取预防措施，以避免
超过表3规定的额定值。
闭锁避免
与传统的CMOS器件，的UltraCMOS
设备是免疫的闩锁。
表5.控制逻辑真值表
7
8
GND
RF1
注1：所有的RF引脚必须DC封锁与外部串联
电容或为0V举行
DC
.
表4.直流电特定网络阳离子
参数
V
DD
电源
电压
输入漏
I
DD
电源
当前
(V
DD
= 3V, V
CNTL
= 3V)
控制电压高
控制电压低
0.7xV
DD
0.3xV
DD
民
2.7
-1
典型值
3.0
最大
3.3
1
单位
V
A
A
V
V
控制电压
CTRL = CMOS或TTL高
CTRL = CMOS或TTL低
信道
RFC到RF1
RFC到RF2
28
100
该控制逻辑输入引脚（ CTRL ）通常
由一个3伏的CMOS逻辑电平信号来驱动，并且
具有Ⅴ的50％的阈值
DD
。对于灵活性
有5伏的控制逻辑支持系统
的驱动程序，所述控制逻辑的输入已经被设计
处理一个5伏逻辑高电平信号。 （A最小
电流将源出的V
DD
脚的时候
控制逻辑输入电压超过V
DD
.)
2004-2006 Peregrine半导体公司保留所有权利。
第2 7
文档编号70-0099-02
│
的UltraCMOS RFIC 解决方案
PE9354
产品speci fi cation
典型性能数据
@ -55 ° C至125°C
图4.插入损耗 - RFC到RF1
图5.输入1dB压缩点
图6.插入损耗 - RFC到RF2
图7.隔离 - RFC到RF1
文档编号70-0099-02
│
www.psemi.com
2004-2006 Peregrine半导体公司保留所有权利。
第3页7
PE9354
产品speci fi cation
典型性能数据
@ -55 ° C至125°C
图8.隔离 - RFC到RF2
图9.隔离 - RF1 / RF2到RF2 / RF1
图10.回波损耗 - RFC
图11.回波损耗 - RF1 ， RF2
2004-2006 Peregrine半导体公司保留所有权利。
第4 7
文档编号70-0099-02
│
的UltraCMOS RFIC 解决方案
PE9354
产品speci fi cation
评估套件信息
评估套件
SPDT开关评估板被设计
缓解客户评价
PE9354
SPDT开关。
射频公共端口是通过一个50连接
传输线顶端离开的SMA连接器J1 。
端口1和端口2通过50连
输电线路的前两名SMA连接器上
右侧板， J2和J3的。 A到
传输线连接SMA连接器J4和J5 。
该传输线可以被用来估计损失
印刷电路板在环境条件下是的
评估。
该板构成的两个金属层的FR4
材料具有0.031的总厚度“ 。底部
层提供接地的RF传输线。
传输线是用一个共面的设计
波导与地平面模型使用的是走线宽度
0.030 “ ，追溯了0.007的差距” ，介质厚度
0.028 “ ，金属厚度0.0014 ”，并
ε
r
4.4 。
J6提供了一种装置，用于控制直流和数字
输入到设备中。从左下角脚开始，
第二销向右（ J2-3 ）是连接到
设备CNTL输入。第四针向右（ J2-7 ）为
连接到该设备V
DD
输入。去耦
电容（ 100pF的）被设置在两个CTRL和V
DD
痕迹。它是顾客向责任
确定适当的电源去耦为他们设计
应用程序。删除从这些组件
评估板还没有被证明会降低RF
性能。
接地平面从下方被删除
设备性能问题。我们发现
插入损耗逢低（吸奏）是由于经历
金属包坐在电容效应
通过在接地平面上的阻焊层绝缘。所有
科幻gure
12.评估板布局
指定并显示此数据表数据是
使用该评估板配置。为了获得最佳的
性能，该包可以被直接焊接到
接地平面，但可靠性问题相关联的
与此安装必须由用户来解决。
科幻gure
13.评估板电路图
百富勤规格102/0129
文档编号70-0099-02
│
www.psemi.com
2004-2006 Peregrine半导体公司保留所有权利。
第5页第7
产品speci fi cation
PE9354
产品说明
该PE9354 SPDT高功率的UltraCMOS 射频开关
设计为覆盖一个宽范围的应用从DC附近
到3000兆赫。此单电源开关反光导通集成
板CMOS控制逻辑通过一个简单的单针CMOS驱动
与TTL兼容控制输入。采用标称+ 3伏
电源的+31的典型输入1 dB压缩点
dBm的可以实现的。该PE9354还具有输入输出
更好的超过30 dB的隔离，在2000 MHz和提供的
小型8引脚的陶瓷SOIC封装。
该PE9354是优化商业空间的应用程序。
单粒子闩锁起来（ SEL ）在物理上是不可能的，
单粒子翻转（ SEU ） ，比每比特/天10-9错误要好。
制作百富勤公司的UltraCMOS 技术，
PE9354提供了卓越的射频性能和内在的辐射
耐受性。
图1.功能示意图
RFC
SPDT大功率
的UltraCMOS 射频开关
抗辐射的空间应用
特点
单3伏电源
低插入损耗： 0.55分贝在2000兆赫
在2000 MHz的高隔离30分贝
典型输入1 dB压缩点
+31 dBm的
100拉德总剂量
单针CMOS或TTL逻辑控制
低成本
图2.封装类型
8引线CSOIC
RF1
RF2
CMOS
控制
司机
CTRL
表1. A / C电气规格-55°C至+ 125 ° C，V
DD
= 3.0 V
(Z
S
= Z
L
= 50
)
参数
工作频率
1
插入损耗
隔离 - RFC到RF1 / RF2
隔离 - RF1到RF2
回波损耗
2
输入1 dB压缩
2000兆赫
2000兆赫
2000兆赫
2000兆赫
2000兆赫
28
28
24
条件
最低
DC
典型
最大
3000
单位
兆赫
dB
dB
dB
dB
DBM
0.55
32
28
22
31
0.80
注：1，线性器件将开始降低10 MHz以下。
注： 2，回波损耗不生产，由于设备的限制测量
文档编号70-0099-02
│
www.psemi.com
2004-2006 Peregrine半导体公司保留所有权利。
第1页7
PE9354
产品speci fi cation
图3.引脚配置
V
DD
CTRL
GND
1
2
8
7
RF1
GND
GND
RF2
表3.绝对最大额定值
符号
V
DD
V
I
V
CTRL
参数/条件
电源电压
在任何输入电压
除了CTRL输入
在CTRL输入电压
存储温度范围
工作温度
范围
输入功率（ 50
)
静电放电电压（人体
模型）
总累计曝光
电离辐射
民
-0.3
-0.3
最大
4.0
V
DD
+
0.3
5.0
150
125
32
200
100k
单位
V
V
V
°C
°C
DBM
V
拉德
（SI ）
PE9354
3
4
6
5
T
ST
T
OP
-65
-55
RFC
P
IN
V
ESD
表2.引脚说明
针
号
1
总剂量
针
名字
V
DD
描述
标称+ 3V电源连接。
CMOS或TTL逻辑电平：
高= RFC到RF1信号通路
低= RFC到RF2信号通路
接地连接。走线应
物理上短，并连接到
地平面以获得最佳性能。
常见的RF端口的交换机。
1
RF2端口。
1
接地连接。走线应
物理上短，并连接到
地平面以获得最佳性能。
接地连接。走线应
物理上短，并连接到
地平面以获得最佳性能。
RF1端口。
1
2
CTRL
3
4
5
6
GND
RFC
RF2
GND
绝对最大额定值是那些价值
在上表中列出。超过这些值
可能会造成永久性损坏设备。
功能操作应被限制到
在直流电气规格表的限制。
置身于绝对最大额定值
长时间可能会影响器件的可靠性。
静电放电（ ESD ）注意事项
在处理这个的UltraCMOS 器件，观察
你将与使用相同的注意事项
其他ESD敏感设备。虽然这个设备
包含电路，以保护其免受损坏，由于
ESD ，应采取预防措施，以避免
超过表3规定的额定值。
闭锁避免
与传统的CMOS器件，的UltraCMOS
设备是免疫的闩锁。
表5.控制逻辑真值表
7
8
GND
RF1
注1：所有的RF引脚必须DC封锁与外部串联
电容或为0V举行
DC
.
表4.直流电特定网络阳离子
参数
V
DD
电源
电压
输入漏
I
DD
电源
当前
(V
DD
= 3V, V
CNTL
= 3V)
控制电压高
控制电压低
0.7xV
DD
0.3xV
DD
民
2.7
-1
典型值
3.0
最大
3.3
1
单位
V
A
A
V
V
控制电压
CTRL = CMOS或TTL高
CTRL = CMOS或TTL低
信道
RFC到RF1
RFC到RF2
28
100
该控制逻辑输入引脚（ CTRL ）通常
由一个3伏的CMOS逻辑电平信号来驱动，并且
具有Ⅴ的50％的阈值
DD
。对于灵活性
有5伏的控制逻辑支持系统
的驱动程序，所述控制逻辑的输入已经被设计
处理一个5伏逻辑高电平信号。 （A最小
电流将源出的V
DD
脚的时候
控制逻辑输入电压超过V
DD
.)
2004-2006 Peregrine半导体公司保留所有权利。
第2 7
文档编号70-0099-02
│
的UltraCMOS RFIC 解决方案
PE9354
产品speci fi cation
典型性能数据
@ -55 ° C至125°C
图4.插入损耗 - RFC到RF1
图5.输入1dB压缩点
图6.插入损耗 - RFC到RF2
图7.隔离 - RFC到RF1
文档编号70-0099-02
│
www.psemi.com
2004-2006 Peregrine半导体公司保留所有权利。
第3页7
PE9354
产品speci fi cation
典型性能数据
@ -55 ° C至125°C
图8.隔离 - RFC到RF2
图9.隔离 - RF1 / RF2到RF2 / RF1
图10.回波损耗 - RFC
图11.回波损耗 - RF1 ， RF2
2004-2006 Peregrine半导体公司保留所有权利。
第4 7
文档编号70-0099-02
│
的UltraCMOS RFIC 解决方案
PE9354
产品speci fi cation
评估套件信息
评估套件
SPDT开关评估板被设计
缓解客户评价
PE9354
SPDT开关。
射频公共端口是通过一个50连接
传输线顶端离开的SMA连接器J1 。
端口1和端口2通过50连
输电线路的前两名SMA连接器上
右侧板， J2和J3的。 A到
传输线连接SMA连接器J4和J5 。
该传输线可以被用来估计损失
印刷电路板在环境条件下是的
评估。
该板构成的两个金属层的FR4
材料具有0.031的总厚度“ 。底部
层提供接地的RF传输线。
传输线是用一个共面的设计
波导与地平面模型使用的是走线宽度
0.030 “ ，追溯了0.007的差距” ，介质厚度
0.028 “ ，金属厚度0.0014 ”，并
ε
r
4.4 。
J6提供了一种装置，用于控制直流和数字
输入到设备中。从左下角脚开始，
第二销向右（ J2-3 ）是连接到
设备CNTL输入。第四针向右（ J2-7 ）为
连接到该设备V
DD
输入。去耦
电容（ 100pF的）被设置在两个CTRL和V
DD
痕迹。它是顾客向责任
确定适当的电源去耦为他们设计
应用程序。删除从这些组件
评估板还没有被证明会降低RF
性能。
接地平面从下方被删除
设备性能问题。我们发现
插入损耗逢低（吸奏）是由于经历
金属包坐在电容效应
通过在接地平面上的阻焊层绝缘。所有
科幻gure
12.评估板布局
指定并显示此数据表数据是
使用该评估板配置。为了获得最佳的
性能，该包可以被直接焊接到
接地平面，但可靠性问题相关联的
与此安装必须由用户来解决。
科幻gure
13.评估板电路图
百富勤规格102/0129
文档编号70-0099-02
│
www.psemi.com
2004-2006 Peregrine半导体公司保留所有权利。
第5页第7
