数据表
第二代PCIe和QPI时钟为基于Intel的服务器
推荐应用：
第二代PCIe & QPI兼容CK410B +时钟基于Intel的
服务器
输出特点：
4 - 0.7V电流模式差分的CPU对
5 - 0.7V电流模式差分SRC对
4 - PCI （ 33MHz的）
3 - PCICLK_F ， （ 33MHz的）自由运行
1 - 48MHz的
2 - REF ， 14.318MHz
特点/优势：
支持扩频调制， 0至-0.5 ％
流传下来
使用外部14.318MHz晶振和外部负载
电容器低ppm的综合误差
CPU时钟独立的SRC / PCI时钟
D2 / D3的SMBus地址
ICS932S421B
关键的特定连接的阳离子：
第二代PCIe兼容的SRC输出
QPI & FBD 2兼容的CPU时钟
CPU循环周期抖动： < 50ps的
SRC循环周期抖动： <精度为125ps
PCI周期间抖动： < 500PS
CPU输出偏斜： < 50ps的
SRC输出偏斜： < 250PS
在所有输出端具有± 100ppm的频率精度
的功能
FS_C
0
0
0
0
1
1
1
1
1
FS_B
0
0
1
1
0
0
1
1
1
FS_A
0
1
0
1
0
1
0
1
2
中央处理器
兆赫
266.67
133.33
200.00
166.67
333.33
100.00
400.00
SRC
兆赫
PCI
兆赫
REF
兆赫
U
SB
兆赫
100.00
33.33
14.32
48.00
版权所有
1. FS_B和FS_C三电平输入。请参阅V
IL_FS
和V
IH_FS
规格
在输入/电源/通用输出参数表正确的价值观。
另请参阅测试澄清表。
2. FS_A是一个低阈值输入端。请参阅V
IL_FS
和V
IH_FS
规范中的输入/电源/通用输出参数表正确的价值观。
引脚配置
VDDpci
GNDPCI
PCICLK0
PCICLK1
PCICLK2
PCICLK3
GNDPCI
VDDpci
PCICLK_F0
PCICLK_F1
PCICLK_F2
VDD48
48MHz
GND48
VDDSRC
SRCCLKT0
SRCCLKC0
SRCCLKC1
SRCCLKT1
GNDSRC
SRCCLKT2
SRCCLKC2
SRCCLKC3
SRCCLKT3
VDDSRC
SRCCLKT4
SRCCLKC4
VDDSRC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
FS_C / TEST_SEL
REF0
REF1
VDDref
X1
X2
GNDREF
FS_B / TEST_MODE
FS_A
VDDcpu
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
GNDCPU
CPUCLKT2
CPUCLKC2
VDDcpu
CPUCLKT3
CPUCLKC3
VDDA
GNDA
IREF
NC
VTT_PWRGD ＃ / PD
SDATA
SCLK
56引脚SSOP & TSSOP
IDT
TM
第二代PCIe和QPI时钟为基于Intel的服务器
ICS932S421
1340G—01/26/10
1
ICS932S421B
第二代PCIe和QPI时钟为基于Intel的服务器
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
引脚名称
VDDpci
GNDPCI
PCICLK0
PCICLK1
PCICLK2
PCICLK3
GNDPCI
VDDpci
PCICLK_F0
PCICLK_F1
PCICLK_F2
VDD48
48MHz
GND48
VDDSRC
SRCCLKT0
SRCCLKC0
SRCCLKC1
SRCCLKT1
GNDSRC
SRCCLKT2
SRCCLKC2
SRCCLKC3
SRCCLKT3
VDDSRC
SRCCLKT4
SRCCLKC4
VDDSRC
PIN TYPE
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
PWR
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
OUT
OUT
OUT
OUT
PWR
OUT
OUT
PWR
描述
电源为PCI时钟，标称3.3V
接地引脚输出的PCI
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚输出的PCI
电源为PCI时钟，标称3.3V
自由运行PCI时钟不受PCI_STOP ＃ 。
自由运行PCI时钟不受PCI_STOP ＃ 。
自由运行PCI时钟不受PCI_STOP ＃ 。
电源引脚为48MHz的output.3.3V
48MHz的时钟输出。
接地引脚为48MHz的输出
供应SRC时钟，标称3.3V
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
的差动推挽的SRC时钟对补体的时钟。
差SRC时钟对真实时钟。
接地引脚输出的SRC
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
供应SRC时钟，标称3.3V
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
供应SRC时钟，标称3.3V
IDT
TM
第二代PCIe和QPI时钟为基于Intel的服务器
1340G—01/26/10
2
ICS932S421B
第二代PCIe和QPI时钟为基于Intel的服务器
引脚说明（续）
针＃
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
引脚名称
SCLK
SDATA
VTT_PWRGD ＃ / PD
NC
IREF
GNDA
VDDA
CPUCLKC3
CPUCLKT3
VDDcpu
CPUCLKC2
CPUCLKT2
GNDCPU
CPUCLKC1
CPUCLKT1
VDDcpu
CPUCLKC0
CPUCLKT0
VDDcpu
FS_A
TYPE
IN
I / O
IN
不适用
OUT
PWR
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
IN
引脚说明
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 3.3V宽容。
VTT_PWRGD ＃是低电平有效的输入用来确定何时锁存输入是
准备进行采样。 PD是用来放异步高电平有效输入引脚
该器件进入低功耗状态。内部时钟， PLL和晶体
振荡器停止。
无连接。
该引脚建立基准电流的差分电流模式
输出对。该引脚需要一个固定的精密电阻连接到地
命令建立相应的电流。 475欧姆的标准值。
接地引脚PLL内核。
3.3V电源为PLL内核。
的差分对CPU输出互补时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式的输出。
外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出互补时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式的输出。
外部电阻器所需的偏压。
接地引脚CPU输出
的差分对CPU输出互补时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式的输出。
外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出互补时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式的输出。
外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
宽容3.3V输入CPU的频率选择。是指输入电
特性Vil_FS和Vih_FS值。
宽容3.3V输入CPU的频率选择。是指输入电
特性Vil_FS和Vih_FS值。 TEST_MODE是一个实时输入
而在测试模式下的Hi- Z和REF / N分频模式之间进行选择。请参阅
测试澄清表。
接地引脚REF输出。
晶振输出，名义上14.318MHz
晶振输入，名义上14.318MHz 。
参考文献， XTAL电源，标称3.3V
14.318 MHz参考时钟。
14.318 MHz参考时钟。
宽容3.3V输入CPU的频率选择。低电压阈值
输入，请参阅输入电气特性Vil_FS和Vih_FS值。
TEST_Sel ： 3级的锁存输入，使测试模式。
请参考测试表澄清
49
50
51
52
53
54
55
56
FS_B / TEST_MODE
GNDREF
X2
X1
VDDref
REF1
REF0
FS_C / TEST_SEL
IN
PWR
OUT
IN
PWR
OUT
OUT
IN
IDT
TM
第二代PCIe和QPI时钟为基于Intel的服务器
1340G—01/26/10
3
ICS932S421B
第二代PCIe和QPI时钟为基于Intel的服务器
概述
ICS932S421B
是一个主时钟合成器CK410B代英特尔服务器平台。
ICS932S421B
驱动带
14.318MHz晶振。它产生CPU输出高达400MHz和PCI-Express时钟在100 MHz的48 USB时钟是准确的
48.000 MHz的时钟。该
ICS932S421B
生成所有其他时钟少了+/- 100 ppm误差。
框图
REF（ 1：0 ）
X1
X2
XTAL
OSC 。
48MHz
固定PLL
分频器
CPU PLL
分频器
CPUCLK （3 ：0）
SRC / PCI
PLL
SRCCLK （4 ：0）
分频器
PCICLK （3 ：0）， PCICLK_F （2 ：0）
FS （ C： A）
TEST_SEL
控制
逻辑
VTT_PWRGD ＃ / PD
SDATA
SCLK
IREF
电源组
引脚数
VDD
GND
53
50
1,8
2,7
15,25,28
20
35
34
12
14
47,44,38
41
描述
XTAL ，参考
PCICLK输出
SRCCLK输出
主时钟， CPU模拟
为48MHz ， PLL_48
CPUCLK时钟
1340G—01/26/10
IDT
TM
第二代PCIe和QPI时钟为基于Intel的服务器
4
ICS932S421B
第二代PCIe和QPI时钟为基于Intel的服务器
单端输出端接
ICS932S421B
Zo
Rs
CL=5pF
SEPP输出缓冲器
（单端
推拉式）
测试负载
Zo
Rs
CL=5pF
Zo
Rs
SEPP输出缓冲器
（单端
推拉式）
CL=5pF
ICS的932S421B默认的单端输出为2的驱动力
负载。在REF时钟可以通过SMBus推掉1负荷强度。
建议终端电阻如下与咗输电线路=
50欧姆：
2负荷强度的单端输出（功率高达默认
所有的单端输出）
1负荷强度的单端输出（仅参考时钟）
驾驶1负载中，R = 33欧姆
驾驶2载荷，卢比= 7.5欧姆
驾驶1负载中，R = 22欧姆
IDT
TM
第二代PCIe和QPI时钟为基于Intel的服务器
1340G—01/26/10
5
QQ：2880707522 复制
