84220
84220
四100BaseTX的/的100BaseFX /的10BaseT
物理层设备
99036
特点
s
单芯片100BaseTX的/的100BaseFX /的10BaseT
物理层解决方案
s
在一个集成电路4个独立通道
s
3.3V电源有5V容限I / O
s
双速 - 10/100 Mbps的
s
半双工和全双工
s
MII接口或减少引脚数MII （ RMII ）
接口以太网控制器
s
MI接口CON组fi guration和地位
s
可选中继器接口
s
自动协商为10/100 ，全/半双工
s
符合所有适用的IEEE 802.3 ，的10BaseT ，
100BaseTX的和标准的100BaseFX
s
片上波形整形 - 无需外部滤波器
需要
s
自适应均衡器100BaseTX的
s
基线漂移校正
s
LED输出
链接
活动
碰撞
全双工
远端故障（ FX ）
10/100
s
160L PQFP
注意：检查前，最新的数据表修订
在开始任何设计。
SEEQ数据表，现在是在网络上，在
www.lsilogic.com
这个文件是一个LSI Logic的文件。任何
参考SEEQ技术应该是consid-
ERED LSI逻辑。
描述
该84220是一个高度集成的以太网收发器
双绞线和网络BER以太网应用。本84220
可以CON连接gured对于任何一个100 Mbps的（的100BaseFX或
100BaseTX的）或10 Mbps （的10BaseT ）以太网操作。
在84220由四个（4）单独和独立
通道。每个通道包括： 4B5B /曼彻斯特
编码器，加扰器，发射器与波形整形和导通
芯片滤池，发射输出驱动器，接收器，具有自适应
均衡器，滤池，基线漂移校正，时钟和
数据恢复，解扰器， 4B5B /曼彻斯特解码器，
和控制器接口（ MII或RMII ） 。
加入内部输出波形整形电路和
片上滤池省去了外部滤池
通常需要在100BaseTX的和的10BaseT
应用程序。
在84220可以自动CON组fi gure本身100或10
Mbps和全双工或半双工操作，每个通道
独立地，使用芯片上的自动协商
算法。
在84220可以访问11个16位寄存器为每个
通过管理接口（ MI ）串行通道
端口。这些寄存器都符合IEEE 802.3u标准第22条
并含有CON组fi guration输入，状态输出和
设备的能力。
在84220非常适合作为100BaseTX的媒体接口/
的100BaseFX /的10BaseT交换集线器，中继器，路由器，
桥梁等多端口的应用程序。
在84220是一款低功耗CMOS工艺实现
技术和运营采用3.3V电源供电。
1
MD400177/B
84220
1.0引脚说明（续）
媒体接口
针＃
126
136
145
155
129
133
148
152
123
139
142
158
124
138
143
157
130
137
149
156
引脚名称
TPOP_ [3：0 ] /
FXIN_ [3 ：0]的
I / O
I / O
描述
双绞线发射输出，积极的。
光纤接收输入，负。
TPON_ [3：0 ] /
FXIP_ [3 ：0]的
I / O
双绞线发射输出，负。
光纤接收输入，阳性。
TPIP_ [3：0 ] /
FXOP_ [3 ：0]的
I / O
双绞线接收输入，阳性。
光纤发射输出，积极的。
TPIN_ [3：0 ] /
FXON_ [3 ：0]的
I / O
双绞线接收输入，负。
光纤发射输出，负。
SD_ [3：0 ] /
FXEN_ [3 ：0]的
I
光纤接口信号检测输入。
光纤接口使能。
当该引脚在不连接至GND ，该网络BER接口使能，该管脚
成为一个信号检测ECL输入。此ECL输入触发点是
通过施加到SD_THR引脚上的电压来确定。当该引脚接
到GND ，该网络接口的误码率被禁用（即TP接口使能） 。
光纤接口信号的检测阈值参考。
施加的电压
此引脚设置为网络BER SD接口输入引脚，这样的参考电平
该设备可以SD引脚直接连接到3.3V和5V两种网络连接光纤误码率
tansceivers 。通常情况下，此引脚或者连接到GND （为3.3V ）或一个
外部分压器（为5V ） 。
传输电流设置。
连接在此引脚与GND将设置电平之间的外部电阻
用于发射输出。
159
SD_THR
---
140
REXT
---
4
MD400177/B
84220
1.0引脚说明（续）
控制器接口（ MII & RMII ）
针＃
87
69
50
31
88
70
51
32
[92:89]
[74:71]
[55:52]
[36:33]
86
68
49
30
引脚名称
TXCLK_ [3 ：0]的
I / O
O
描述
发送时钟输出。
这些接口输出提供时钟外部
控制器。从TXD ， TXEN控制器传输数据， TXER是
主频在TXCLK和CLKIN的上升沿。
发送使能输入。
这些接口的输入必须被置为有效
在TXD和TXER高，使数据能够在上升沿移入
TXCLK和CLKIN 。
发送数据输入。
这些接口输入包含输入四位数据是
在TP或FX输出传输和上升沿被移入
TXCLK和CLKIN 。在RMII模式下，只有在TXD [1：0 ]被使用。
发送错误输入。
这些接口的输入开始的错误模式是
在TP或FX输出传输和上升沿被移入
TXCLK当TXEN被置位。
如果通道被放置在旁路4B5B编码器模式下，这些引脚
侦察网络gured是科幻FTH TXD发送数据输入， TXD4 。在RMII模式下，
这些引脚不使用。
RXCLK_ [3 ：0]的
O
接收时钟输出。
这些接口输出提供一个时钟到
控制器。接收RXD ， RXDV ， RXER和数据同步输出到
控制器上RXCLK的下降沿。
载波检测输出。
这些接口输出置高电平有效
当有效数据被检测到在接收的TP或FX的输入和计时
列于RXCLK的下降沿。
接收数据有效输出。
这些接口的输出被置为有效
有效时，解码后的数据高是出现在RXD输出和计时
列于RXCLK的下降沿。在RMII模式下，这些引脚不被使用。
接收数据输出。
这些接口输出包含恢复蚕食
从TP或FX的输入和数据同步输出的下降沿
RXCLK 。在RMII模式下，只有RXD [ 1：0]被使用。
接收错误输出。
这些接口输出置高电平有效
编码或在TP或FX输入检测等特定网络编辑错误时，
并同步输出RXCLK的下降沿。
如果该信道被置于旁路4B5B解码模式时，这些引脚是
侦察网络gured是科幻FTH RXD接收数据输出， RXD4 。
COL_ [3 ：0]的
O
碰撞输出。
这些接口输出置高电平时，
被检测到的发射和接收的数据之间的碰撞。
TXEN_ [3 ：0]的
I
TXD [ 3：0] _3
TXD [ 3：0] _2
TXD [ 3：0] _1
TXD [ 3：0] _0
TXER_ [3：0 ] /
TXD4_ [3 ：0]的
I
I
84
66
47
28
94
76
58
38
83
65
46
27
[79:82]
[61:64]
[42:45]
[23:26]
85
67
48
29
CRS_ [3 ：0]的
O
RXDV_ [3 ：0]的
O
RXD [ 3：0] _3
RXD [ 3：0] _2
RXD [ 3：0] _1
RXD [ 3：0] _0
RXER_ [3：0 ] /
RXD4_ [3 ：0]的
O
O
93
75
57
37
5
MD400177/B
QQ：2881677436 复制
