OPTI

82C499

DX系统控制器

数据手册

1.0版

912-3000-001

1994年8月，

版权

版权所有 1994年， OPTI Inc.保留所有权利。

本出版物的任何部分进行复制，传播，转录，存储在检索系统中，或翻译成任何LAN-

瓜哥或电脑语言，以任何形式或任何方式，电子，机械，磁性，光学，化学，手册，或oth-

erwise ，没有OPTI公司的事先书面许可，

放弃

提供了本手册中的信息，一般使用OPTI公司OPTI公司的客户是没有

声称或担保，以本文档的准确性和对任何错误概不承担任何责任。 OPTI公司储备

有权更改本文档和说明，恕不另行通知或义务的产物。

在任何情况下， OPTI公司应当承担赔偿责任，直接或间接的任何错误，缺陷或不作为本手册中产生的。

商标

OPTI和OPTI公司的注册OPTI公司的商标。

所有其他商标和版权是其各自所有者的财产。

OPTI公司

2525沃尔什大道

美国加州圣克拉拉， 95051

联系电话： （ 408 ） 980-8178

传真： （ 408 ） 980-8860

BBS ： （ 408 ） 980-9774

目录

1.0

2.0

3.0

特点

概观

信号定义

3.1

信号说明。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

3.1.1 CPU接口信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

3.1.2 AT总线接口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

3.1.3总线仲裁接口信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8

3.1.4数字处理器接口信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8

3.1.5缓存接口信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 8

3.1.6

DRAM接口信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 9

3.1.7 82C206信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 9

3.1.8缓冲控制信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10

3.1.9复位信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10

3.1.10时钟信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10

3.1.11其他接口信号。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11

3.1.12电源和地引脚。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 11

1

2

3

4.0

功能说明

4.1

4.2

4.3

4.4

复位逻辑。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

系统时钟产生。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

CPU突发模式控制。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

高速缓存子系统。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

4.4.1缓存行交错。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

4.4.2回写式高速缓存。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

4.4.3标签的RAM 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

4.4.4脏位机制。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

本地DRAM控制子系统。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

奇偶产生/检测逻辑。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

刷新逻辑。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

影子RAM 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

系统ROM BIOS周期和Flash EPROM支持

AT总线状态机。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

总线仲裁逻辑。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

数字协处理器周期（ NPX ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

本地总线接口。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

数据总线转换/数据通道控制逻辑。 。 。 。 。 。 。 。

涡轮增压/低速模式操作。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

快速GATEA20和RESET仿真。 。 。 。 。 。 。 。 。 。 。 。 。 。

特殊循环。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

......

......

......

......

......

......

......

......

......

......

......

......

......

......

......

......

......

......

......

......

......

. . . . . . 13

. . . . . . 13

. . . . . . 13

. . . . . . 14

. . . . . . 14

. . . . . . 14

. . . . . . 14

. . . . . . 14

. . . . . . 16

. . . . . . 17

. . . . . . 17

. . . . . . 18

. . . . . . 18

. . . . . . 18

. . . . . . 18

. . . . . . 19

. . . . . . 19

. . . . . . 19

. . . . . . 19

. . . . . . 19

. . . . . . 19

13

4.5

4.6

4.7

4.8

4.9

4.10

4.11

4.12

4.13

4.14

4.15

4.16

4.17

5.0

注册说明

5.1

5.2

I / O端口60H 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 27

I / O端口64H 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 27

21

6.0

最大额定值

6.1

6.2

6.3

6.4

绝对最大额定值。 。 。 。 。 。 。 。 。

直流特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

AC时序特性。 。 。 。 。 。 。 。 。 。

AC时序波形。 。 。 。 。 。 。 。 。 。 。 。 。

......

......

......

......

.......

.......

.......

.......

......

......

......

......

. . . . . . 29

. . . . . . 29

. . . . . . 30

. . . . . . 33

29

7.0

燃油系统可采用机械封装外形

65

iii

图列表

图1-1

图3-1

图6-1

图6-2

图6-3

图6-4

图6-5

图6-6

图6-7

图6-8

图6-9

图6-10

图6-11

图6-12

图6-13

图6-14

图6-15

图6-16

图6-17

图6-18

图6-19

图6-20

图6-21

图6-22

图6-23

图6-24

图6-25

图6-26

图6-27

图6-28

图6-29

图6-30

图6-31

地址和数据路径时钟图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 1

引脚图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3

2-1-1-1双行缓存读取命中周期。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 33

3-1-1-1单银行缓存读取命中周期。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 34

零等待状态写入命中周期。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 35

一个等待状态缓存写入命中周期。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 36

DMA / ISA主机传输。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 37

一个等待状态的DRAM读。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 38

一个等待状态的DRAM页命中突发读。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 39

一个等待状态的DRAM突发读， RAS ＃无效。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 40

一个等待状态的DRAM页小姐突发读。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 41

零等待状态的DRAM写入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 42

一个等待状态的DRAM写入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 43

ISA总线周期。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 44

键盘控制器存取周期。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 45

CPU复位。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 46

刷新周期。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 47

缓存读取脏小姐： 2银行缓存和DRAM 0/0等待状态（ 1/2） 。 。 48

缓存读取脏小姐： 2银行缓存和DRAM 0/0等待状态（ 2/2 ） 。 。 49

缓存读取脏小姐：缓存1银行和0/0 DRAM等待状态（ 1/2） 。 。 。 50

缓存读取脏小姐：缓存1银行和0/0 DRAM等待状态（ 2/2 ） 。 。 。 51

缓存读取脏小姐： 2银行缓存和DRAM 1/1等待状态（ 1/2） 。 。 52

缓存读取脏小姐： 2银行缓存和DRAM 1/1等待状态（ 2/2 ） 。 。 53

缓存读取脏小姐：缓存1银行和1/1 DRAM等待状态（ 1/2） 。 。 。 54

缓存读取脏小姐：缓存1银行和1/1 DRAM等待状态（ 2/2 ） 。 。 。 55

缓存读取小姐不脏： 2银行缓存和0 DRAM读等待状态。 。 。 56

缓存读取小姐不脏： 2银行缓存和1 DRAM读等待状态。 。 。 57

ROM存取周期（ 1/2） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 58

ROM存取周期（ 2之2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 59

DMA设备从VESA从阅读。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 60

DMA控制器写入VESA奴隶。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 61

ISA主机读取从VESA奴隶。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 62

ISA主写VESA奴隶。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 63

v