80C186EB 80C188EB和80L186EB 80L188EB
16位高集成嵌入式处理器
X
Y
全静态操作
真正的CMOS输入和输出
Y
X
集成的功能集
静态低功耗CPU内核
两个相互独立的UART与
一个整体的波特率发生器
两个8位复用I O端口
可编程中断控制器
三个可编程的16位
定时计数器
时钟发生器
10种可编程芯片选择与
积分等待状态发生器
内存刷新控制单元
系统级测试支持（ ONCE
模式）
直接寻址能力为1兆字节
内存和64 KB的I O
速版本可供选择（ 5V ）
25兆赫（ 80C186EB25 80C188EB25 ）
20兆赫（ 80C186EB20 80C188EB20 ）
13兆赫（ 80C186EB13 80C188EB13 ）
可在扩展温度
RANGE （
b
40℃
a
85 C)
速版本可供选择（ 3V ）
16兆赫（ 80L186EB16 80L188EB16 ）
13兆赫（ 80L186EB13 80L188EB13 ）
低功率操作模式
空闲模式下冻结CPU时钟，但
保持外设活跃
掉电模式冻结所有
内部时钟
支持80C187数字协处理器
接口（ 80C186EB PLCC只）
可在
80引脚四方扁平封装（ QFP ）
84引脚塑料有引线芯片载体
（ PLCC ）
80引脚收缩四方扁平封装（ SQFP ）
Y
Y
Y
Y
Y
Y
该80C186EB是第二代CHMOS高集成微处理器，具有功能，是新
在80C186的家庭，包括一个静态CPU核心的增强片选译码单元两个独立
串行通道的IO端口和空闲或掉电低功耗模式的能力
272433– 1
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
2002年6月，
版权
英特尔公司， 2002年
订单号： 272433-005
80C186EB 80C188EB和80L186EB 80L188EB
16位高集成嵌入式处理器
目录
介绍
核心架构
总线接口单元
时钟发生器
80C186EC外设
架构
中断控制器
定时器计数器单元
串行通信单元
片选单位
我O端口单元
刷新控制单元
电源管理单元
80C187接口（ 80C186EB只）
ONCE测试模式
包装信息
前缀标识
引脚说明
80C186EB引脚
封装的热
特定网络阳离子
电气规格
绝对最大额定值
页面
4
4
4
4
5
5
5
7
7
7
7
7
7
7
8
8
8
14
22
23
23
目录
推荐连接
DC特定网络阳离子
I
CC
与频率和电压
PDTMR引脚延时计算
AC规格
AC特性80C186EB25
AC特性80C186EB20 13
AC特性80L186EB16
相对时间
串行端口模式0时序
AC测试条件
AC时序波形
降额曲线
RESET
总线周期波形
执行时序
指令集汇总
勘误表
修订历史
页面
23
24
27
27
28
28
30
32
36
37
38
38
41
42
45
52
53
59
59
2
80C186EB 80C188EB 80L186EB 80L188EB
272433– 2
记
括号中的引脚名称适用于80C188EB 80L188EB
图1 80C186EB 80C188EB框图
3
80C186EB 80C188EB 80L186EB 80L188EB
概念队列状态模式已被删除并
缓冲接口控制已更改为缓解
系统设计的时序独立的内部总线
用于允许BIU之间的通信
和内部外设
介绍
除非特别说明，在所有引用
80C186EB适用于80C188EB 80L186EB和
80L188EB引用引脚之间的差异
在80C186EB 80L186EB和80C188EB
80L188EB列于括号中的“ ”L“ ”
部件号表示低电压操作Physi-
美云和功能上的' C' '和'' L' '设备
相同
该80C186EB是一个新的一代的第一款产品
低功耗高集成化微处理器
它增强了现有的186系列通过提供新的
功能和新的操作模式80C186EB
与80C186XL兼容的目标代码
80C188XL微处理器
该80L186EB是3V版本80C186EB的
该80L186EB在功能上等同于
80C186EB
嵌入式
处理器
当前
80C186EB用户可以轻松地将其设计到升级
使用80L186EB和从缩小受益
功耗固有3V操作
设置80C186EB的特征满足了需求
低功耗的空间关键应用的低功耗
应用受益的静态设计
CPU核心和集成的外设，以及
低电压操作的最低电流消耗
灰是通过提供一个掉电模式实现
该停止装置的操作和冻结
时钟电路外设的设计改进恩
确保未初始化外设消耗少
当前
空间有限的应用程序受益于英特
常用的系统外设两个格雷申
被提供的服务，例如串行通道
诊断处理器间通信调制解调器
界面显示界面和许多oth-
ERS灵活的芯片选择单元简化了内存和
外围接口中断单元提供
源可容纳多达129个外部中断和将革命制度党
oritize这些中断与那些从生成
片上外设三个通用时序
呃柜台和16多路输入输出端口引脚
完善了80C186EB的功能集
图1显示了80C186EB的框图
80C188EB执行单元（ EU）是一种增强
8086 CPU核心，包括专用硬件
加快有效地址的计算提升
执行速度为多个位的移位和旋转IN-
structions和乘法和除法指令
在满车操作字符串移动指令
带宽的10新的指令和完全静态能操作
ATION的总线接口单元（ BIU）是相同的
即在原有186系列产品中EX-
核心架构
总线接口单元
该80C186EB核心集成总线控制器
产生局部总线控制信号除
它采用了HOLD HLDA协议共享本地
总线与其它总线主控器
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据关
读操作的READY IN-在本地总线
放销被提供给扩展总线周期超出
最小的四州（时钟）
局部总线控制器也产生两个控制
信号（ DEN和DT R）接口时要克斯特
最终收发器芯片（无论DEN和DT R 2是
可在PLCC设备只DEN是可用
能够对QFP和SQFP设备）此功能
允许添加收发器的简单buffer-
ING的地址数据复用总线
时钟发生器
该处理器提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器和两个低功率操作
模式
振荡电路被设计成具有EI-使用
疗法一
并联谐振
基本或第三过
音模式水晶网或者在该振荡器
器电路可以由一个外部时钟驱动
源图2示出了各种操作模式
振荡器电路的
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
内部除以2计数器，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
4
80C186EB 80C188EB 80L186EB 80L188EB
272433 –4
272433 –3
（ A）晶体连接
记
第l
1
C
1
网络是
只
使用三阶时，需要
泛音晶体
（ B）时钟的连接
图2时钟配置
以下参数时，建议
选择晶
温度范围
特殊应用
ESR （等效串联电阻）
40X最大
C0 （水晶并联电容）
7 0 pF的最大
C
L
（负载电容）
20 pF的
g
2 pF的
驱动电平
1毫瓦最大
图3提供了相关联的寄存器的列表
并在后面加上PCB的寄存器位摘要
本规范单独列出了所有寄存器的
TER值，并确定他们的每一个节目attri-
butes
中断控制器
该80C186EB可以从num-接收中断
来源包括内部和外部的接口BER
中断控制单元的作用是对合并这些请求
用于由CPU单独业务优先
每个中断源可以独立屏蔽
由中断控制单元（ ICU）或全部中断
可以由CPU进行全局掩蔽
内部中断源，包括定时器和硒
里亚尔通道0外部中断源从何而来
五个输入引脚INT4 0的中断NMI引脚
不是由ICU的控制，并直接传递给
虽然定时器和串行通道的CPU
每次只有一个要求输入另行ICU
生成速度向量类型为个人提供服务
内部的定时器和串行信道单元中断
80C186EB外设
架构
该80C186EB集成了几种常见的系
TEM外设与CPU核心创建一个COM
协议还没有强大的系统集成peripher-
阿尔斯被设计为灵活的，并提供逻辑
配套单位之间的互连（如
中断控制器支持的中断请求
从定时器计数器或串行通道）
集成外设的列表包括
7 ，输入中断控制单元
3通道定时器计数器单元
2通道串行通信单元
10路输出片选单位
我O端口单元
刷新控制单元
电源管理单元
定时器计数器单元
该80C186EB定时器计数器单元（ TCU ）提供
3个16位可编程定时器，其中两个是
高度灵活的，并连接到外部引脚
控制或时钟的第三计时器未连接到
任何外部引脚，只能使用内部时钟源
然而，它可以用于时钟其他两个计时器
通道的TCU可以用来计数外部
活动时间外部事件产生的非repeti-
略去波形产生定时中断等
每个集成围相关的寄存器。
heral都包含在一个128 ×16的寄存器文件
所谓的外围控制块（ PCB）印刷电路板
可设在任一存储器或I O空间上
任何256字节地址边界
5
80C186EB 80C188EB和80L186EB 80L188EB
16位高集成嵌入式处理器
X
Y
全静态操作
真正的CMOS输入和输出
Y
X
集成的功能集
静态低功耗CPU内核
两个相互独立的UART与
一个整体的波特率发生器
两个8位复用I O端口
可编程中断控制器
三个可编程的16位
定时计数器
时钟发生器
10种可编程芯片选择与
积分等待状态发生器
内存刷新控制单元
系统级测试支持（ ONCE
模式）
直接寻址能力为1兆字节
内存和64 KB的I O
速版本可供选择（ 5V ）
25兆赫（ 80C186EB25 80C188EB25 ）
20兆赫（ 80C186EB20 80C188EB20 ）
13兆赫（ 80C186EB13 80C188EB13 ）
可在扩展温度
RANGE （
b
40℃
a
85 C)
速版本可供选择（ 3V ）
16兆赫（ 80L186EB16 80L188EB16 ）
13兆赫（ 80L186EB13 80L188EB13 ）
低功率操作模式
空闲模式下冻结CPU时钟，但
保持外设活跃
掉电模式冻结所有
内部时钟
支持80C187数字协处理器
接口（ 80C186EB PLCC只）
可在
80引脚四方扁平封装（ QFP ）
84引脚塑料有引线芯片载体
（ PLCC ）
80引脚收缩四方扁平封装（ SQFP ）
Y
Y
Y
Y
Y
Y
该80C186EB是第二代CHMOS高集成微处理器，具有功能，是新
在80C186的家庭，包括一个静态CPU核心的增强片选译码单元两个独立
串行通道的IO端口和空闲或掉电低功耗模式的能力
272433– 1
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
2002年6月，
版权
英特尔公司， 2002年
订单号： 272433-005
80C186EB 80C188EB和80L186EB 80L188EB
16位高集成嵌入式处理器
目录
介绍
核心架构
总线接口单元
时钟发生器
80C186EC外设
架构
中断控制器
定时器计数器单元
串行通信单元
片选单位
我O端口单元
刷新控制单元
电源管理单元
80C187接口（ 80C186EB只）
ONCE测试模式
包装信息
前缀标识
引脚说明
80C186EB引脚
封装的热
特定网络阳离子
电气规格
绝对最大额定值
页面
4
4
4
4
5
5
5
7
7
7
7
7
7
7
8
8
8
14
22
23
23
目录
推荐连接
DC特定网络阳离子
I
CC
与频率和电压
PDTMR引脚延时计算
AC规格
AC特性80C186EB25
AC特性80C186EB20 13
AC特性80L186EB16
相对时间
串行端口模式0时序
AC测试条件
AC时序波形
降额曲线
RESET
总线周期波形
执行时序
指令集汇总
勘误表
修订历史
页面
23
24
27
27
28
28
30
32
36
37
38
38
41
42
45
52
53
59
59
2
80C186EB 80C188EB 80L186EB 80L188EB
272433– 2
记
括号中的引脚名称适用于80C188EB 80L188EB
图1 80C186EB 80C188EB框图
3
80C186EB 80C188EB 80L186EB 80L188EB
概念队列状态模式已被删除并
缓冲接口控制已更改为缓解
系统设计的时序独立的内部总线
用于允许BIU之间的通信
和内部外设
介绍
除非特别说明，在所有引用
80C186EB适用于80C188EB 80L186EB和
80L188EB引用引脚之间的差异
在80C186EB 80L186EB和80C188EB
80L188EB列于括号中的“ ”L“ ”
部件号表示低电压操作Physi-
美云和功能上的' C' '和'' L' '设备
相同
该80C186EB是一个新的一代的第一款产品
低功耗高集成化微处理器
它增强了现有的186系列通过提供新的
功能和新的操作模式80C186EB
与80C186XL兼容的目标代码
80C188XL微处理器
该80L186EB是3V版本80C186EB的
该80L186EB在功能上等同于
80C186EB
嵌入式
处理器
当前
80C186EB用户可以轻松地将其设计到升级
使用80L186EB和从缩小受益
功耗固有3V操作
设置80C186EB的特征满足了需求
低功耗的空间关键应用的低功耗
应用受益的静态设计
CPU核心和集成的外设，以及
低电压操作的最低电流消耗
灰是通过提供一个掉电模式实现
该停止装置的操作和冻结
时钟电路外设的设计改进恩
确保未初始化外设消耗少
当前
空间有限的应用程序受益于英特
常用的系统外设两个格雷申
被提供的服务，例如串行通道
诊断处理器间通信调制解调器
界面显示界面和许多oth-
ERS灵活的芯片选择单元简化了内存和
外围接口中断单元提供
源可容纳多达129个外部中断和将革命制度党
oritize这些中断与那些从生成
片上外设三个通用时序
呃柜台和16多路输入输出端口引脚
完善了80C186EB的功能集
图1显示了80C186EB的框图
80C188EB执行单元（ EU）是一种增强
8086 CPU核心，包括专用硬件
加快有效地址的计算提升
执行速度为多个位的移位和旋转IN-
structions和乘法和除法指令
在满车操作字符串移动指令
带宽的10新的指令和完全静态能操作
ATION的总线接口单元（ BIU）是相同的
即在原有186系列产品中EX-
核心架构
总线接口单元
该80C186EB核心集成总线控制器
产生局部总线控制信号除
它采用了HOLD HLDA协议共享本地
总线与其它总线主控器
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据关
读操作的READY IN-在本地总线
放销被提供给扩展总线周期超出
最小的四州（时钟）
局部总线控制器也产生两个控制
信号（ DEN和DT R）接口时要克斯特
最终收发器芯片（无论DEN和DT R 2是
可在PLCC设备只DEN是可用
能够对QFP和SQFP设备）此功能
允许添加收发器的简单buffer-
ING的地址数据复用总线
时钟发生器
该处理器提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器和两个低功率操作
模式
振荡电路被设计成具有EI-使用
疗法一
并联谐振
基本或第三过
音模式水晶网或者在该振荡器
器电路可以由一个外部时钟驱动
源图2示出了各种操作模式
振荡器电路的
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
内部除以2计数器，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
4
80C186EB 80C188EB 80L186EB 80L188EB
272433 –4
272433 –3
（ A）晶体连接
记
第l
1
C
1
网络是
只
使用三阶时，需要
泛音晶体
（ B）时钟的连接
图2时钟配置
以下参数时，建议
选择晶
温度范围
特殊应用
ESR （等效串联电阻）
40X最大
C0 （水晶并联电容）
7 0 pF的最大
C
L
（负载电容）
20 pF的
g
2 pF的
驱动电平
1毫瓦最大
图3提供了相关联的寄存器的列表
并在后面加上PCB的寄存器位摘要
本规范单独列出了所有寄存器的
TER值，并确定他们的每一个节目attri-
butes
中断控制器
该80C186EB可以从num-接收中断
来源包括内部和外部的接口BER
中断控制单元的作用是对合并这些请求
用于由CPU单独业务优先
每个中断源可以独立屏蔽
由中断控制单元（ ICU）或全部中断
可以由CPU进行全局掩蔽
内部中断源，包括定时器和硒
里亚尔通道0外部中断源从何而来
五个输入引脚INT4 0的中断NMI引脚
不是由ICU的控制，并直接传递给
虽然定时器和串行通道的CPU
每次只有一个要求输入另行ICU
生成速度向量类型为个人提供服务
内部的定时器和串行信道单元中断
80C186EB外设
架构
该80C186EB集成了几种常见的系
TEM外设与CPU核心创建一个COM
协议还没有强大的系统集成peripher-
阿尔斯被设计为灵活的，并提供逻辑
配套单位之间的互连（如
中断控制器支持的中断请求
从定时器计数器或串行通道）
集成外设的列表包括
7 ，输入中断控制单元
3通道定时器计数器单元
2通道串行通信单元
10路输出片选单位
我O端口单元
刷新控制单元
电源管理单元
定时器计数器单元
该80C186EB定时器计数器单元（ TCU ）提供
3个16位可编程定时器，其中两个是
高度灵活的，并连接到外部引脚
控制或时钟的第三计时器未连接到
任何外部引脚，只能使用内部时钟源
然而，它可以用于时钟其他两个计时器
通道的TCU可以用来计数外部
活动时间外部事件产生的非repeti-
略去波形产生定时中断等
每个集成围相关的寄存器。
heral都包含在一个128 ×16的寄存器文件
所谓的外围控制块（ PCB）印刷电路板
可设在任一存储器或I O空间上
任何256字节地址边界
5
80C186EB 80C188EB和80L186EB 80L188EB
16位高集成嵌入式处理器
X
Y
全静态操作
真正的CMOS输入和输出
Y
X
集成的功能集
静态低功耗CPU内核
两个相互独立的UART与
一个整体的波特率发生器
两个8位复用I O端口
可编程中断控制器
三个可编程的16位
定时计数器
时钟发生器
10种可编程芯片选择与
积分等待状态发生器
内存刷新控制单元
系统级测试支持（ ONCE
模式）
直接寻址能力为1兆字节
内存和64 KB的I O
速版本可供选择（ 5V ）
25兆赫（ 80C186EB25 80C188EB25 ）
20兆赫（ 80C186EB20 80C188EB20 ）
13兆赫（ 80C186EB13 80C188EB13 ）
可在扩展温度
RANGE （
b
40℃
a
85 C)
速版本可供选择（ 3V ）
16兆赫（ 80L186EB16 80L188EB16 ）
13兆赫（ 80L186EB13 80L188EB13 ）
低功率操作模式
空闲模式下冻结CPU时钟，但
保持外设活跃
掉电模式冻结所有
内部时钟
支持80C187数字协处理器
接口（ 80C186EB PLCC只）
可在
80引脚四方扁平封装（ QFP ）
84引脚塑料有引线芯片载体
（ PLCC ）
80引脚收缩四方扁平封装（ SQFP ）
Y
Y
Y
Y
Y
Y
该80C186EB是第二代CHMOS高集成微处理器，具有功能，是新
在80C186的家庭，包括一个静态CPU核心的增强片选译码单元两个独立
串行通道的IO端口和空闲或掉电低功耗模式的能力
272433– 1
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
2002年6月，
版权
英特尔公司， 2002年
订单号： 272433-005
80C186EB 80C188EB和80L186EB 80L188EB
16位高集成嵌入式处理器
目录
介绍
核心架构
总线接口单元
时钟发生器
80C186EC外设
架构
中断控制器
定时器计数器单元
串行通信单元
片选单位
我O端口单元
刷新控制单元
电源管理单元
80C187接口（ 80C186EB只）
ONCE测试模式
包装信息
前缀标识
引脚说明
80C186EB引脚
封装的热
特定网络阳离子
电气规格
绝对最大额定值
页面
4
4
4
4
5
5
5
7
7
7
7
7
7
7
8
8
8
14
22
23
23
目录
推荐连接
DC特定网络阳离子
I
CC
与频率和电压
PDTMR引脚延时计算
AC规格
AC特性80C186EB25
AC特性80C186EB20 13
AC特性80L186EB16
相对时间
串行端口模式0时序
AC测试条件
AC时序波形
降额曲线
RESET
总线周期波形
执行时序
指令集汇总
勘误表
修订历史
页面
23
24
27
27
28
28
30
32
36
37
38
38
41
42
45
52
53
59
59
2
80C186EB 80C188EB 80L186EB 80L188EB
272433– 2
记
括号中的引脚名称适用于80C188EB 80L188EB
图1 80C186EB 80C188EB框图
3
80C186EB 80C188EB 80L186EB 80L188EB
概念队列状态模式已被删除并
缓冲接口控制已更改为缓解
系统设计的时序独立的内部总线
用于允许BIU之间的通信
和内部外设
介绍
除非特别说明，在所有引用
80C186EB适用于80C188EB 80L186EB和
80L188EB引用引脚之间的差异
在80C186EB 80L186EB和80C188EB
80L188EB列于括号中的“ ”L“ ”
部件号表示低电压操作Physi-
美云和功能上的' C' '和'' L' '设备
相同
该80C186EB是一个新的一代的第一款产品
低功耗高集成化微处理器
它增强了现有的186系列通过提供新的
功能和新的操作模式80C186EB
与80C186XL兼容的目标代码
80C188XL微处理器
该80L186EB是3V版本80C186EB的
该80L186EB在功能上等同于
80C186EB
嵌入式
处理器
当前
80C186EB用户可以轻松地将其设计到升级
使用80L186EB和从缩小受益
功耗固有3V操作
设置80C186EB的特征满足了需求
低功耗的空间关键应用的低功耗
应用受益的静态设计
CPU核心和集成的外设，以及
低电压操作的最低电流消耗
灰是通过提供一个掉电模式实现
该停止装置的操作和冻结
时钟电路外设的设计改进恩
确保未初始化外设消耗少
当前
空间有限的应用程序受益于英特
常用的系统外设两个格雷申
被提供的服务，例如串行通道
诊断处理器间通信调制解调器
界面显示界面和许多oth-
ERS灵活的芯片选择单元简化了内存和
外围接口中断单元提供
源可容纳多达129个外部中断和将革命制度党
oritize这些中断与那些从生成
片上外设三个通用时序
呃柜台和16多路输入输出端口引脚
完善了80C186EB的功能集
图1显示了80C186EB的框图
80C188EB执行单元（ EU）是一种增强
8086 CPU核心，包括专用硬件
加快有效地址的计算提升
执行速度为多个位的移位和旋转IN-
structions和乘法和除法指令
在满车操作字符串移动指令
带宽的10新的指令和完全静态能操作
ATION的总线接口单元（ BIU）是相同的
即在原有186系列产品中EX-
核心架构
总线接口单元
该80C186EB核心集成总线控制器
产生局部总线控制信号除
它采用了HOLD HLDA协议共享本地
总线与其它总线主控器
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据关
读操作的READY IN-在本地总线
放销被提供给扩展总线周期超出
最小的四州（时钟）
局部总线控制器也产生两个控制
信号（ DEN和DT R）接口时要克斯特
最终收发器芯片（无论DEN和DT R 2是
可在PLCC设备只DEN是可用
能够对QFP和SQFP设备）此功能
允许添加收发器的简单buffer-
ING的地址数据复用总线
时钟发生器
该处理器提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器和两个低功率操作
模式
振荡电路被设计成具有EI-使用
疗法一
并联谐振
基本或第三过
音模式水晶网或者在该振荡器
器电路可以由一个外部时钟驱动
源图2示出了各种操作模式
振荡器电路的
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
内部除以2计数器，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
4
80C186EB 80C188EB 80L186EB 80L188EB
272433 –4
272433 –3
（ A）晶体连接
记
第l
1
C
1
网络是
只
使用三阶时，需要
泛音晶体
（ B）时钟的连接
图2时钟配置
以下参数时，建议
选择晶
温度范围
特殊应用
ESR （等效串联电阻）
40X最大
C0 （水晶并联电容）
7 0 pF的最大
C
L
（负载电容）
20 pF的
g
2 pF的
驱动电平
1毫瓦最大
图3提供了相关联的寄存器的列表
并在后面加上PCB的寄存器位摘要
本规范单独列出了所有寄存器的
TER值，并确定他们的每一个节目attri-
butes
中断控制器
该80C186EB可以从num-接收中断
来源包括内部和外部的接口BER
中断控制单元的作用是对合并这些请求
用于由CPU单独业务优先
每个中断源可以独立屏蔽
由中断控制单元（ ICU）或全部中断
可以由CPU进行全局掩蔽
内部中断源，包括定时器和硒
里亚尔通道0外部中断源从何而来
五个输入引脚INT4 0的中断NMI引脚
不是由ICU的控制，并直接传递给
虽然定时器和串行通道的CPU
每次只有一个要求输入另行ICU
生成速度向量类型为个人提供服务
内部的定时器和串行信道单元中断
80C186EB外设
架构
该80C186EB集成了几种常见的系
TEM外设与CPU核心创建一个COM
协议还没有强大的系统集成peripher-
阿尔斯被设计为灵活的，并提供逻辑
配套单位之间的互连（如
中断控制器支持的中断请求
从定时器计数器或串行通道）
集成外设的列表包括
7 ，输入中断控制单元
3通道定时器计数器单元
2通道串行通信单元
10路输出片选单位
我O端口单元
刷新控制单元
电源管理单元
定时器计数器单元
该80C186EB定时器计数器单元（ TCU ）提供
3个16位可编程定时器，其中两个是
高度灵活的，并连接到外部引脚
控制或时钟的第三计时器未连接到
任何外部引脚，只能使用内部时钟源
然而，它可以用于时钟其他两个计时器
通道的TCU可以用来计数外部
活动时间外部事件产生的非repeti-
略去波形产生定时中断等
每个集成围相关的寄存器。
heral都包含在一个128 ×16的寄存器文件
所谓的外围控制块（ PCB）印刷电路板
可设在任一存储器或I O空间上
任何256字节地址边界
5
80C186EB 80C188EB和80L186EB 80L188EB
16位高集成嵌入式处理器
X
Y
全静态操作
真正的CMOS输入和输出
Y
X
集成的功能集
静态低功耗CPU内核
两个相互独立的UART与
一个整体的波特率发生器
两个8位复用I O端口
可编程中断控制器
三个可编程的16位
定时计数器
时钟发生器
10种可编程芯片选择与
积分等待状态发生器
内存刷新控制单元
系统级测试支持（ ONCE
模式）
直接寻址能力为1兆字节
内存和64 KB的I O
速版本可供选择（ 5V ）
25兆赫（ 80C186EB25 80C188EB25 ）
20兆赫（ 80C186EB20 80C188EB20 ）
13兆赫（ 80C186EB13 80C188EB13 ）
可在扩展温度
RANGE （
b
40℃
a
85 C)
速版本可供选择（ 3V ）
16兆赫（ 80L186EB16 80L188EB16 ）
13兆赫（ 80L186EB13 80L188EB13 ）
低功率操作模式
空闲模式下冻结CPU时钟，但
保持外设活跃
掉电模式冻结所有
内部时钟
支持80C187数字协处理器
接口（ 80C186EB PLCC只）
可在
80引脚四方扁平封装（ QFP ）
84引脚塑料有引线芯片载体
（ PLCC ）
80引脚收缩四方扁平封装（ SQFP ）
Y
Y
Y
Y
Y
Y
该80C186EB是第二代CHMOS高集成微处理器，具有功能，是新
在80C186的家庭，包括一个静态CPU核心的增强片选译码单元两个独立
串行通道的IO端口和空闲或掉电低功耗模式的能力
272433– 1
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
2002年6月，
版权
英特尔公司， 2002年
订单号： 272433-005
80C186EB 80C188EB和80L186EB 80L188EB
16位高集成嵌入式处理器
目录
介绍
核心架构
总线接口单元
时钟发生器
80C186EC外设
架构
中断控制器
定时器计数器单元
串行通信单元
片选单位
我O端口单元
刷新控制单元
电源管理单元
80C187接口（ 80C186EB只）
ONCE测试模式
包装信息
前缀标识
引脚说明
80C186EB引脚
封装的热
特定网络阳离子
电气规格
绝对最大额定值
页面
4
4
4
4
5
5
5
7
7
7
7
7
7
7
8
8
8
14
22
23
23
目录
推荐连接
DC特定网络阳离子
I
CC
与频率和电压
PDTMR引脚延时计算
AC规格
AC特性80C186EB25
AC特性80C186EB20 13
AC特性80L186EB16
相对时间
串行端口模式0时序
AC测试条件
AC时序波形
降额曲线
RESET
总线周期波形
执行时序
指令集汇总
勘误表
修订历史
页面
23
24
27
27
28
28
30
32
36
37
38
38
41
42
45
52
53
59
59
2
80C186EB 80C188EB 80L186EB 80L188EB
272433– 2
记
括号中的引脚名称适用于80C188EB 80L188EB
图1 80C186EB 80C188EB框图
3
80C186EB 80C188EB 80L186EB 80L188EB
概念队列状态模式已被删除并
缓冲接口控制已更改为缓解
系统设计的时序独立的内部总线
用于允许BIU之间的通信
和内部外设
介绍
除非特别说明，在所有引用
80C186EB适用于80C188EB 80L186EB和
80L188EB引用引脚之间的差异
在80C186EB 80L186EB和80C188EB
80L188EB列于括号中的“ ”L“ ”
部件号表示低电压操作Physi-
美云和功能上的' C' '和'' L' '设备
相同
该80C186EB是一个新的一代的第一款产品
低功耗高集成化微处理器
它增强了现有的186系列通过提供新的
功能和新的操作模式80C186EB
与80C186XL兼容的目标代码
80C188XL微处理器
该80L186EB是3V版本80C186EB的
该80L186EB在功能上等同于
80C186EB
嵌入式
处理器
当前
80C186EB用户可以轻松地将其设计到升级
使用80L186EB和从缩小受益
功耗固有3V操作
设置80C186EB的特征满足了需求
低功耗的空间关键应用的低功耗
应用受益的静态设计
CPU核心和集成的外设，以及
低电压操作的最低电流消耗
灰是通过提供一个掉电模式实现
该停止装置的操作和冻结
时钟电路外设的设计改进恩
确保未初始化外设消耗少
当前
空间有限的应用程序受益于英特
常用的系统外设两个格雷申
被提供的服务，例如串行通道
诊断处理器间通信调制解调器
界面显示界面和许多oth-
ERS灵活的芯片选择单元简化了内存和
外围接口中断单元提供
源可容纳多达129个外部中断和将革命制度党
oritize这些中断与那些从生成
片上外设三个通用时序
呃柜台和16多路输入输出端口引脚
完善了80C186EB的功能集
图1显示了80C186EB的框图
80C188EB执行单元（ EU）是一种增强
8086 CPU核心，包括专用硬件
加快有效地址的计算提升
执行速度为多个位的移位和旋转IN-
structions和乘法和除法指令
在满车操作字符串移动指令
带宽的10新的指令和完全静态能操作
ATION的总线接口单元（ BIU）是相同的
即在原有186系列产品中EX-
核心架构
总线接口单元
该80C186EB核心集成总线控制器
产生局部总线控制信号除
它采用了HOLD HLDA协议共享本地
总线与其它总线主控器
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据关
读操作的READY IN-在本地总线
放销被提供给扩展总线周期超出
最小的四州（时钟）
局部总线控制器也产生两个控制
信号（ DEN和DT R）接口时要克斯特
最终收发器芯片（无论DEN和DT R 2是
可在PLCC设备只DEN是可用
能够对QFP和SQFP设备）此功能
允许添加收发器的简单buffer-
ING的地址数据复用总线
时钟发生器
该处理器提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器和两个低功率操作
模式
振荡电路被设计成具有EI-使用
疗法一
并联谐振
基本或第三过
音模式水晶网或者在该振荡器
器电路可以由一个外部时钟驱动
源图2示出了各种操作模式
振荡器电路的
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
内部除以2计数器，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
4
80C186EB 80C188EB 80L186EB 80L188EB
272433 –4
272433 –3
（ A）晶体连接
记
第l
1
C
1
网络是
只
使用三阶时，需要
泛音晶体
（ B）时钟的连接
图2时钟配置
以下参数时，建议
选择晶
温度范围
特殊应用
ESR （等效串联电阻）
40X最大
C0 （水晶并联电容）
7 0 pF的最大
C
L
（负载电容）
20 pF的
g
2 pF的
驱动电平
1毫瓦最大
图3提供了相关联的寄存器的列表
并在后面加上PCB的寄存器位摘要
本规范单独列出了所有寄存器的
TER值，并确定他们的每一个节目attri-
butes
中断控制器
该80C186EB可以从num-接收中断
来源包括内部和外部的接口BER
中断控制单元的作用是对合并这些请求
用于由CPU单独业务优先
每个中断源可以独立屏蔽
由中断控制单元（ ICU）或全部中断
可以由CPU进行全局掩蔽
内部中断源，包括定时器和硒
里亚尔通道0外部中断源从何而来
五个输入引脚INT4 0的中断NMI引脚
不是由ICU的控制，并直接传递给
虽然定时器和串行通道的CPU
每次只有一个要求输入另行ICU
生成速度向量类型为个人提供服务
内部的定时器和串行信道单元中断
80C186EB外设
架构
该80C186EB集成了几种常见的系
TEM外设与CPU核心创建一个COM
协议还没有强大的系统集成peripher-
阿尔斯被设计为灵活的，并提供逻辑
配套单位之间的互连（如
中断控制器支持的中断请求
从定时器计数器或串行通道）
集成外设的列表包括
7 ，输入中断控制单元
3通道定时器计数器单元
2通道串行通信单元
10路输出片选单位
我O端口单元
刷新控制单元
电源管理单元
定时器计数器单元
该80C186EB定时器计数器单元（ TCU ）提供
3个16位可编程定时器，其中两个是
高度灵活的，并连接到外部引脚
控制或时钟的第三计时器未连接到
任何外部引脚，只能使用内部时钟源
然而，它可以用于时钟其他两个计时器
通道的TCU可以用来计数外部
活动时间外部事件产生的非repeti-
略去波形产生定时中断等
每个集成围相关的寄存器。
heral都包含在一个128 ×16的寄存器文件
所谓的外围控制块（ PCB）印刷电路板
可设在任一存储器或I O空间上
任何256字节地址边界
5
QQ：2880707522 复制
