80C186EA 80C188EA和80L186EA 80L188EA
16位高集成嵌入式处理器
Y
Y
Y
Y
80C186升级电源关键应用
全静态操作
真正的CMOS输入和输出
Y
集成的功能集
静态186 CPU核心
省电空闲和掉电
模式
时钟发生器
2个独立DMA通道
3可编程16位定时器
动态RAM刷新控制单元
可编程存储器和
外设片选逻辑
可编程等待状态发生器
本地总线控制器
系统级测试支持
（高阻抗测试模式）
速版本可供选择（ 5V ）
25兆赫（ 80C186EA25 80C188EA25 ）
20兆赫（ 80C186EA20 80C188EA20 ）
13兆赫（ 80C186EA13 80C188EA13 ）
速版本可供选择（ 3V ）
13兆赫（ 80L186EA13 80L188EA13 ）
8兆赫（ 80L186EA8 80L188EA8 ）
直接寻址能力为
1 MB存储器和64 KB的I O
支持80C187数字协处理器
接口（ 80C186EA只）
可以在以下软件包
68引脚塑料有引线芯片载体
（ PLCC ）
80引脚EIAJ四方扁平封装（ QFP ）
80引脚收缩四方扁平封装（ SQFP ）
可在扩展温度
RANGE （
b
40℃
a
85 C)
Y
Y
Y
Y
Y
该80C186EA是CHMOS高集成度嵌入式微处理器的80C186EA包括所有的
的'增强模式' 80C186的功能，同时增加了空闲和掉电的附加功能
模式在Numerics的模式80C186EA接口直接与80C187 Numerics的协处理器
272432 –1
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
1995年10月
版权
英特尔公司1995年
订单号272432-003
1
80C186EA 80C188EA 80L186EA 80L188EA
80C186EA 80C188EA和80L186EA 80L188EA
16位高集成嵌入式处理器
目录
介绍
80C186EA核心架构
总线接口单元
时钟发生器
80C186EA外设
架构
中断控制器
定时器计数器单元
DMA控制单元
片选单位
刷新控制单元
电源管理
80C187接口（ 80C186EA只）
ONCE测试模式
之间的差异
80C186XL及80C186EA
兼容的引脚排列
操作模式
TTL VS CMOS输入
时序特定网络阳离子
包装信息
前缀标识
引脚说明
80C186EA引脚
页面
4
4
4
4
5
5
5
7
7
7
7
8
8
8
8
8
8
8
9
9
9
15
目录
封装的热
特定网络阳离子
电气规格
绝对最大额定值
推荐连接
DC特定网络阳离子
I
CC
与频率和电压
PDTMR引脚延时计算
AC规格
AC特性80C186EA20 13
AC特性80L186EA13 8
相对时间
AC测试条件
AC时序波形
降额曲线
RESET
总线周期波形
执行时序
指令集汇总
修订历史
勘误表
页面
20
21
21
21
22
24
24
25
25
27
29
30
30
33
33
36
43
44
50
50
2
2
80C186EA 80C188EA 80L186EA 80L188EA
记
括号中的引脚名称适用于80C186EA 80L188EA
图1 80C186EA 80C188EA框图
3
3
272432– 2
80C186EA 80C188EA 80L186EA 80L188EA
介绍
除非特别说明，在所有引用
80C186EA适用于80C188EA 80L186EA和
80L188EA引用引脚之间的差异
在80C186EA 80L186EA和80C188EA
80L188EA列于括号中的“ ”L“ ”
部件号表示低电压操作Physi-
美云和功能上的' C' '和'' L' '设备
相同
该80C186EA是在一个新的gen-第二产物
关合作的低功耗高集成的microproces-
感器它增强了现有的80C186XL家庭用
提供新的功能和操作模式
80C186EA与兼容的目标代码
80C186XL嵌入式处理器
该80L186EA是3V版本80C186EA的
该80L186EA在功能上等同于
80C186EA
嵌入式
处理器
当前
80C186EA客户可以轻松升级他们的DE-
标志使用80L186EA并从中受益的重
duced功耗固有3V操作
在80C186EA 80L186EA的功能集满足
低功耗的空间要求严格的应用需求
低功耗应用受益于DE-静
CPU核心的符号和集成外设
以及低电压动作的最小电流
消耗量是通过提供一个掉电实现
模式以终止装置和冻结的操作
时钟电路的外围设计改进
确保未初始化外设消耗少
当前
空间要求严格的应用受益于英特
常用的系统外设两个格雷申
灵活的DMA通道进行CPU无关
数据传输灵活的片选机简化
存储器和外设接口的中断部
来源提供多达128个外部中断
并会优先考虑这些中断与generat-
从片上外设三个一般用途编
构成定时器计数器轮出的功能集
80C186EA
图1显示了80C186EA的框图
80C188EA执行单元（ EU）是一种增强型
8086 CPU核心，包括专用硬件
加快有效地址的计算提升
执行速度为多个位的移位和旋转IN-
structions和乘法和除法指令
在满车操作字符串移动指令
带宽的10条新指令和静态操作
灰的总线接口单元（ BIU）是相同
对原80C186系列产品中的一个
独立的内部总线被用来允许通信
在BIU和内部外设之间的阳离子
80C186EA核心架构
总线接口单元
该80C186EA核心集成总线控制器
产生局部总线控制信号除
它采用了HOLD HLDA协议共享本地
总线与其它总线主控器
总线控制器负责产生20
地址位的读写选通总线周期
状态信息和数据（写操作） IN-
形成它也负责读取数据关
在一个读操作SRDY本地总线和
提供ARDY输入引脚延长总线周期
超出最低四州（时钟）
局部总线控制器也产生两个控制
信号（ DEN和DT R）接口时要克斯特
最终收发器芯片，此功能允许额外
化收发器的mulit-简单的缓冲
路开关连接地址数据总线
时钟发生器
该处理器提供了一个片上时钟发生器
内部和外部时钟产生的
时钟发生器功能晶体振荡器分频
由二个计数器和两个低功率操作
模式
振荡电路被设计成具有EI-使用
疗法一
并联谐振
基本或第三过
音模式水晶网或者在该振荡器
器电路可以由一个外部时钟驱动
源图2示出了各种操作模式
振荡器电路的
所选择的晶体或时钟频率必须两次
所需的处理器工作频率因
内部除以2计数器，该计数器是
用于驱动所有内部相位时钟和克斯特
最终CLKOUT信号CLKOUT是一个占空比为50％
处理器时钟和可用于驱动其他系
统组件所有AC时序参考
CLKOUT
以下参数时，建议
选择晶
温度范围
特殊应用
ESR （等效串联电阻）
60X最大
C0 （水晶并联电容）
7 0 pF的最大
C
L
（负载电容）
20 pF的
g
2 pF的
驱动电平
2毫瓦最大
4
4
80C186EA 80C188EA 80L186EA 80L188EA
272432 –4
272432 –3
（ A）晶体连接
记
第l
1
C
1
网络是
只
使用第三泛音晶体时需要
（ B）时钟的连接
图2时钟配置
80C186EA外设
架构
该80C186EA集成了几种常见的系
TEM外设与CPU核心创建一个COM
协议还没有强大的系统集成peripher-
阿尔斯被设计为灵活的，并提供逻辑
配套单位之间的互连（如
中断控制器支持的中断请求
从定时器计数器或DMA通道）
集成外设清单包括
中断控制器
该80C186EA可以从num-接收中断
来源包括内部和外部的接口BER
中断控制单元（ ICU ）用于合并这些重
对个别服务的优先任务
CPU的每一个中断源可以independent-
由中断控制单元或所有接口LY屏蔽
中断产生可以由CPU进行全局掩蔽
内部中断源，包括定时器和
DMA通道外部中断源来
从四个输入引脚INT3 0 NMI中断
销不受ICU的控制，并通过指示按
光年到CPU虽然定时器只有一个
请输入ICU分离的向量类型
产生于服务中的各个中断
定时器单元
4 ，输入中断控制单元
3通道定时器计数器单元
双通道DMA单元
13路输出片选单位
刷新控制单元
电源管理逻辑
定时器计数器单元
该80C186EA定时器计数器单元（ TCU ）提供
3个16位可编程定时器，其中两个是
高度灵活的，并连接到外部引脚
控制或时钟的第三计时器未连接到
任何外部引脚，只能使用内部时钟源
然而，它可以用于时钟其他两个计时器
通道的TCU可以用来计数外部
活动时间外部事件产生的非repeti-
略去波形产生定时中断等
每个集成围相关的寄存器。
heral都包含在一个128 ×16的寄存器文件
所谓的外围控制块（ PCB）印刷电路板
可设在任一存储器或I O空间上
任何256字节地址边界
图3提供了相关联的寄存器的列表
与印刷电路板时，该处理器的中断控制
单位在主模式在从动模式下defini-
一些寄存器系统蒸发散变化图4提供
注册具体到从机模式的定义
5
5
QQ：2881677436 复制
