初步

80960JD

嵌入式32位微处理器

s

s

引脚/代码兼容所有80960Jx

处理器

高性能嵌入式架构

- 一个指令/时钟执行

- 核心时钟频率2倍的总线时钟

- 加载/存储编程模型

- 16个32位寄存器全球

- 16个32位本地寄存器（ 8集）

- 九寻址模式

- 用户/超级保护模式

两路组相联指令高速缓存

- 80960JD - 4 K字节

- 可编程的高速缓存锁定

机制

直接映射的数据缓存

- 80960JD - 2字节

- 通过写操作

片堆栈帧缓存

- 七寄存器设置可以保存

- 自动分配的调用/返回

- 0-7框保留为高优先级

中断

片内数据RAM

- 1 KB的关键变量的存储

单周期访问

s

高带宽总线爆

s

s

s

s

s

s

s

- 32位复用的地址/数据

- 可编程的内存配置

- 可选择8-，16- ， 32位总线宽度

- 支持非对齐访问

- 大和little endian字节顺序

新指令

- 有条件的加，减和选择

- 处理器管理

高速中断控制器

- 31可编程优先级

- 八屏蔽引脚加上NMI

- 多达240个向量的扩展模式

两个片上定时器

- 独立的32位计数

- 时钟预分频器1 ，2，4或8个

- lnternal中断源

针对低功耗停止模式

兼容性

s

IEEE 1149.1 （ JTAG ）边界扫描

s

套餐

s

- 132引脚针脚栅格阵列（ PGA ）

- 132引脚塑料四方扁平封装（ PQFP ）

132

销1

99

i

A80960JD

XXXXXXXXA2

M

19xx

i960

i

33

NG80960JD

XXXXXXXXA2

M

19xx

66

图1. 80960JD微处理器

本文档中的信息提供，仅用于帮助使用英特尔产品。英特尔概不承担任何责任，包括侵犯任何

专利或版权，对英特尔产品的销售和使用，除非在英特尔的销售条款和此类产品的条件规定。信息

此处包含以前发布的规范取代从英特尔这些设备。

英特尔公司， 1995年

1995年9月

订单号： 272596-002

80960JD

80960JD

嵌入式32位微处理器

1.0目的..................................................................................................................................................1

2.0 80960JD概述................................................................................................................................. 1

2.1 80960处理器内核........................................................................................................................2

2.2突发总线............................................................................................................................................2

2.3定时器单元...........................................................................................................................................3

2.4优先中断控制器.................................................................................................................3

2.5指令集汇总....................................................................................................................3

2.6故障和调试.........................................................................................................................3

2.7低功耗操作.........................................................................................................................4

2.8测试功能......................................................................................................................................4

2.9存储器映射控制寄存器....................................................................................................4

2.10数据类型和内存寻址方式........................................... ......................................... 4

3.0封装信息........................................................................................................................6

3.1引脚说明.................................................................................................................................. 6

3.1.1功能引脚定义........................................................................................................6

3.1.2 80960Jx 132引脚PGA引脚......................................... .................................................. ..13

3.1.3 80960Jx PQFP引脚...........................................................................................................17

3.2封装热性能规格......................................................................................................20

3.3热管理配件.............................................. .................................................. ..22

4.0电气特性............................................................................................................23

4.1绝对最大额定值..............................................................................................................23

4.2工作条件........................................................................................................................23

4.3连接的建议.........................................................................................................24

4.4直流规范.............................................................................................................................24

4.5交流规范..............................................................................................................................26

4.5.1 AC测试条件和降额曲线......................................... ...................................... 33

4.5.2 AC时序波形............................................................................................................34

5.0总线功能波形.........................................................................................................42

6.0设备标识.......................................................................................................................56

7.0版本历史...............................................................................................................................56

初步

ii

80960JD

科幻居雷什

图1 。

图2中。

网络连接gure 3 。

图4中。

图5中。

图6 。

图7 。

网络连接gure 8 。

图9 。

网络连接gure 10 。

图11 。

图12 。

图13 。

图14 。

图15 。

图16 。

图17 。

图18 。

图19 。

图20 。

图21 。

图22 。

图23 。

图24 。

图25 。

图26 。

图27 。

图28 。

图29 。

图30 。

图31 。

图32 。

图33 。

图34 。

图35 。

图36 。

80960JD微处理器...........................................................................................................0

80960JD框图............................................................................................................2

132引脚针脚栅格阵列仰视图 - 引脚朝上...................................... .................... 13

132引脚针脚栅格阵列顶视图 - 销朝下...................................... ..................... 14

132引脚PQFP - 顶视图..................................................................................................... 17

50 MHz最大允许环境温度............................................ .................... 21

40 MHz最大允许环境温度............................................ .................... 22

AC测试负载............................................................................................................................ 33

输出延迟或保持与负载电容.......................................... .................................. 33

上升和下降时间降额..................................................................................................... 34

CLKIN波形..................................................................................................................... 34

输出波形的延迟对于T

OV1

............................................................................................. 35

输出波形浮动对于T

OF

................................................................................................ 35

输入建立和保持波形对于T

IS1

和T

IH1

................................................................... 36

输入建立和保持波形对于T

IS2

和T

IH2

................................................................... 36

输入建立和保持波形对于T

IS3

和T

IH3

................................................................... 37

输入建立和保持波形对于T

IS4

和T

IH4

................................................................... 37

相对时序波形对于T

LXL

和T

LXA

......................................................................... 38

DT / R和DEN时序波形........................................... ............................................... 38

TCK波形......................................................................................................................... 39

输入建立和保持波形对于T

BSIS1

和T

BSIH1

......................................................... 39

输出延迟和输出波形浮动对于T

BSOV1

和T

BSOF1

.......................................... 40

输出延迟和输出波形浮动对于T

BSOV2

和T

BSOF2

.......................................... 40

输入建立和保持波形对于T

BSIS2

和T

BSIH2

........................................................... 41

非突发读写无需等待交易， 32位总线............................... 42

突发读取和写入交易无需等待， 32位总线..................................... 43

突发写交易， 2,1,1,1等待状态， 32位总线................................ ................ 44

突发读取和写入交易无需等待， 8位总线..................................... ... 45

突发读取和写入交易， 1 ， 0等待状态

和额外的Tr的国家在读， 16位总线....................................... ............................................ 46

双字读总线请求产生总线事务，

错位的一个字节由四字边界， 32位总线，高高低低........................... 47

HOLD / HOLDA波形总线仲裁........................................... ............................... 48

冷复位波形.............................................................................................................. 49

热复位波形............................................................................................................ 50

进入ONCE国家......................................................................................................... 51

对齐和未对齐的访问（ 32位总线）摘要...................................... .............. 54

对齐和未对齐的访问（ 32位总线） （续）摘要................................ 55

iii

初步

80960JD

表

表1中。

表2中。

表3中。

表4 。

表5 。

表6 。

表7中。

表8 。

表9 。

表10 。

表11 。

表12 。

表13 。

表14 。

表15 。

表16 。

表17 。

表18 。

表19 。

表20 。

表21 。

表22 。

表23 。

表24中。

80960Jx指令集................................................................................................................五

引脚说明命名...................................................................................................... 6

引脚说明 - 外部总线信号............................................ .......................................... 7

引脚说明 - 处理器控制信号，测试信号和电源..................................... 10

引脚说明 - 单位中断信号............................................ ........................................ 12

132引脚PGA引脚 - 信号令......................................... .......................................... 15

132引脚PGA引脚 - 在引脚顺序......................................... .............................................. 16

132引脚PQFP引脚 - 信号令......................................... ....................................... 18

132引脚PQFP引脚 - 在引脚顺序......................................... ............................................ 19

132引脚PGA封装热特性........................................... ........................... 20

132引脚PQFP封装热特性........................................... ........................ 21

80960JD工作条件............................................... .................................................. 23

80960JD直流特性...................................................................................................... 24

80960JD我

CC

特色...................................................................................................... 25

80960JD交流特性（ 50兆赫） ........................................... ........................................... 26

注定义为表15 ， 80960JD交流特性（ 50兆赫） ..................................... 28

80960JD交流特性（ 40兆赫） ........................................... ........................................... 28

80960JD交流特性（ 33兆赫） ........................................... ........................................... 31

自然边界的加载和存储是否访问........................................... .......................... 52

字节加载和存储访问的摘要........................................... ................................... 52

短字加载和存储访问的摘要.......................................... ......................... 52

正字加载和存储访问的摘要（N = 1 ， 2 ， 3 ， 4 ） .............................. .................... 53

80960JD模具和步进参考............................................. .......................................... 56

数据表版本-001至-002修订历史........................................ ............................. 56

初步

iv

80960JD

1.0

用途

本文件包含的信息提前了

80960JD微处理器，

INCLUDING

电动

特性及封装引脚信息。

详细的功能说明 - 比其他

性能参数 - 发表在

i960

JX微处理器用户指南

(272483).

在本数据手册，参考“ 80960Jx ”

显示的特点，适用于所有的以下内容：

80960JA - 5V ， 2 KB的指令高速缓存， 1字节

数据缓存

80960JF - 5V ， 4 KB的指令缓存， 2字节

数据缓存

80960JD - 5V ， 4 KB的指令缓存， 2字节

数据缓存和时钟倍频

80L960JA - 3.3 V版本80960JA的

80L960JF - 3.3 V版本80960JF的

通过内存映射控制寄存器属性

（个MMR ） - 分机没有发现在1960 Kx的，

SX或CX处理器。物理和逻辑组态

配给寄存器使能与操作处理器

总线宽度和数据对象的所有组合

对齐。该处理器支持均质

字节排序模式。

该处理器集成了两个重要的外设：

计时器单元和一个中断控制器。这些和

其他硬件资源通过编程

存储器映射控制寄存器，一个扩展

熟悉80960的体系结构。

定时器单元（TU ）提供两个独立的32位

定时器用作实时系统时钟和

通用的系统定时。这些工作在

无论是单次或自动重载模式，可

产生中断。

中断控制器单元（ICU）提供了一个灵活

装置，用于请求中断。在ICU提供

多达240个中断源完全可编程

成31个优先级。在ICU接受的优势

缓存的优先级表和自选套路缓存

最大限度地减少中断延迟。时钟倍频降低

相比于中断延迟了40％

80960JA / JF 。局部寄存器可以专用于

高优先级中断，以进一步降低延迟。

从核心独立行动，重症监护室

贴中断的优先事项比较

当前进程的优先级，脱装的这个任务

核心内容。在ICU还支持集成定时器

中断。

该80960JD设有一个暂停模式设计

支持应用的低功耗

是至关重要的。该

停止

指令关闭指令

执行，从而导致功率节省高达90的

个百分点。

该80960JD的可测性功能，包括ONCE

（在电路仿真）模式和边界扫描

（ JTAG ） ，为设计一个强大的环境

调试和故障诊断。

该

Solutions960

项目拥有各种

哪个支持1960开发工具

处理器家族。许多这些工具的开发

由合作公司;有些是由Intel开发，

如配置文件驱动的优化编译器。欲了解更多

这些产品的信息，请联系您当地的

英特尔代表。

2.0

80960JD概述

该80960JD提供高性能具成本

敏感的32位嵌入式应用。该

80960JD与80960兼容的目标代码

核心架构，并且能够持续

执行以每时钟一个指令的速率。

这款处理器的功能包括大手笔

指令高速缓存，数据高速缓存和数据RAM。这也

拥有快速的中断机制，双编程

序的定时器单元和新的指令。

该80960JD的时钟倍频器操作处理器

核心的总线时钟频率的两倍，以提高执行力

在不增加复杂性的性能

电路板设计。

内存子系统的成本敏感的嵌入式

应用程序经常施以实质性的等待状态

处罚。该80960JD集成了相当大

存储资源芯片去耦CPU

执行从外部总线。

该80960JD快速分配和释放本地

在上下文切换寄存器组。处理器

需要时，它刷新寄存器组，堆栈只

节省超过七套到其本地注册

缓存。

32位复用突发总线提供了高速

接口系统内存和I / O。全

的控制信号的补简化了

该80960JD的连接到外部元件。

用户程序的物理和逻辑存储器

初步

1