80220/80221
80220/80221
100BASE - TX / 10BASE - T以太网
媒体接口适配器
98184
特点
s
单芯片的100Base - TX / 10BASE- T物理层
解
s
双速 - 100/10 Mbps的
s
半双工和全双工
s
MII接口，以太网控制器
s
MI接口CON组fi guration &状态
s
可选中继器接口
s
自动协商： 10/100 ，全双工/半双工
s
符合所有适用的IEEE 802.3 10BASE-T，
100BASE-TX标准
s
片上波形整形 - 无需外部滤波器
需要
s
自适应均衡器
s
基线漂移校正
s
接口外部的100Base -T4 PHY
s
LED输出
- 链接
- 活动
- 碰撞
- 全双工
- 10/100
- 用户可编程
s
许多用户功能和选项
s
很少的外部元件
s
引脚配置
- 44L PLCC - 80220
- 64L LQFP - 80221
注：检查最新的数据表修订
出发前的任何设计。
SEEQ数据表，现在是在网络上，在
www.lsilogic.com 。
这个文件是一个LSI Logic的文件。任何
参考SEEQ技术应
认为LSI逻辑。
描述
该八万〇二百二十一分之八万〇二百二十〇是高度集成的模拟接口
IC的双绞线以太网应用。在80220 /
80221可针对100 Mbps的配置（一个100Base-
德克萨斯州）或10 Mbps （ 10BASE-T）以太网操作。该
80220封装在44L包中，而80221是
包装在64L包中，并且包含一些更
功能。
该八万〇二百二十一分之八万〇二百二十〇包括4B5B /曼彻斯特编码器/
解码器，加扰/解扰器， 100BASE-TX / 10Base-T的
双绞线传输器与波形整形和输出
驱动程序， 100BASE-TX / 10Base-T的双绞线接收器
片上均衡器和基线漂移校正，时钟
和数据恢复，自动协商，控制器接口
（ MII ） ，和串口（ MI ） 。
加入内部输出波形整形电路和
片上的过滤器，无需外部滤波器去甲
需要在100Base-TX和10Base-T的应用马利。
该八万〇二百二十一分之八万〇二百二十〇可以自动配置本身
100或10 Mbps和全双工或半双工操作与
片上自动协商算法。
该八万〇二百二十一分之八万〇二百二十〇可以访问11个16位寄存器，虽然
管理接口（ MI）的串行端口。这些寄存器
包含配置输入，输出状态和设备
的能力。
该八万〇二百二十一分之八万〇二百二十〇非常适合作为介质的接口
100BASE-TX / 10Base-T的适配卡，主机板，重新
peaters ，交换式集线器和外部PHY的。
4-1
1
MD400159/E
80220/80221
八万〇二百二十一分之八万〇二百二十○目录
1.0引脚说明
2.0框图
3.0功能描述
3.1一般
80220和80221之间的差异3.2
3.3控制器接口
3.3.1一般
3.3.2信息产业部 - 100 Mbps的
3.3.3信息产业部 - 10 Mbps的
3.3.4 FBI - 100 Mbps的
3.3.5选择MII或联邦调查局
3.3.6 MII禁用
3.3.7接收输出高阻抗控制
3.3.8 TXEN到CRS回环禁用
3.4编码器
3.4.1 4B5B编码器 - 100 Mbps的
3.4.2曼彻斯特编码器 - 10 Mbps的
3.4.3编码器旁路
3.5解码器
3.5.1 4B5B解码器
3.5.2曼彻斯特解码器
3.5.3解码器旁路
3.5时钟和数据恢复
3.5.1时钟恢复 - 100 Mbps的
3.5.2数据恢复 - 100 Mbps的
3.5.3时钟恢复 - 10 Mbps的
3.5.4数据恢复 - 10 Mbps的
3.6扰码器
3.6.1百兆
3.6.2 10 Mbps的
3.6.3扰码器旁路
3.7解扰器
3.7.1百兆
3.7.2 10 Mbps的
3.7.3解扰器旁路
3.8双绞线传输器
3.8.1百兆
3.8.2 10 Mbps的
3.8.3传输电平调整
3.8.4发射上升和下降时间调整
3.8.5 STP （ 150欧姆）电缆模式
3.8.6发送活动指示
3.8.7发送关闭
3.8.8发送掉电
3.9双绞线接收器
3.9.1接收器 - 100 Mbps的
3.9.2接收器 - 10 Mbps的
3.9.3 TP静噪 - 100 Mbps的
3.9.4 TP静噪 - 10 Mbps的
3.9.5均衡器禁用
3.9.6接收电平调整
3.9.7接收活动指示
3.10碰撞
3.10.1 100 Mbps的
3.10.2 10 Mbps的
3.10.3碰撞试验
3.10.4碰撞指示
3.11开始的分组
3.11.1 100 Mbps的
3.11.2 10 Mbps的
3.12包尾的
3.12.1 100 Mbps的
3.12.2 10 Mbps的
3.13链路完整性&自动协商
3.13.1一般
3.13.2的10BaseT链路完整性算法 - 10 Mbps的
3.13.3 100BaseTX的链路完整性
算法 - 100 Mbps的
3.13.4自动协商算法
3.13.5自动协商结果指示
3.13.6自动协商状态
3.13.7启用自动协商
3.13.8复位自动协商
3.13.9链路指示
3.13.10链接关闭
3.13.11 100BaseT4能力
3.14的Jabber
3.14.1 100 Mbps的
3.14.2 10 Mbps的
3.14.3禁用的Jabber
3.15接收极性校正
3.15.1 100 Mbps的
3.15.2 10 Mbps的
3.15.3禁用自动极性
3.16全双工模式
3.16.1 100 Mbps的
3.16.2 10 Mbps的
3.16.3全双工指示
3.17一十分之百Mbps的选择
3.17.1一般
3.17.2 10分之100 Mbps的指示
4-3
3
MD400159/E
80220/80221
1.0引脚说明
针
44L 64L名称
28
24
11
10
1
44
27
23
36
9
4
41
42
43
2
3
40
37
29
32
25
8
7
57
56
31
23
41
6
60
52
54
55
58
59
50
42
34
VCC6
VCC5
VCC4
VCC3
VCC2
VCC1
GND6
GND5
GND4
GND3
GND2
GND1
TPO +
TPO -
TPI +
TPI -
REXT
OSCIN
TX_CLK
针＃
I / O
—
描述
正电源。
5
±
5 ％伏特
—
地面上。
0伏特
O
O
I
I
—
I
O
双绞线发射输出，积极的。
双绞线发射输出，负。
双绞线接收输入，阳性。
双绞线接收输入，负。
传输电流设置。
连接在此引脚与GND之间的外部电阻器将设置
输出电流的电平为双绞线输出。
时钟振荡器输入。
有必须是该引脚与GND之间或25 MHz晶振
一个25 MHz的时钟应用到该引脚。 TX_CLK输出由该输入产生。
发送时钟输出。
该控制器接口输出提供时钟给外部
控制器。从TXD ， TX_EN控制器传输数据， TX_ER的时钟在
TX_CLK和OSCIN的上升沿。
发送使能输入。
该控制器接口输入已被置为有效高
表明，在TXD和TX_ER数据是有效的，并且它被时钟上TX_CLK的上升沿
和OSCIN 。
发送数据输入。
这些控制器接口输入包含输入四位数据是
在TP输出传输，并且它们在TX_CLK和OSCIN的上升沿移入
当TX_EN断言。
发送错误输入。
该控制器接口输入，使一个特殊的图案是
在双绞线输出到位的正常数据传输，并且它被时钟上升沿
TX_CLK边缘时， TX_EN断言。
如果设备被放置在旁路4B5B编码器模式时，该引脚重新配置是
第五TXD发送数据输入， TXD4 。
35
40
TX_EN
I
33
32
31
30
34
38
37
36
35
39
TXD3
TXD2
TXD1
TXD0
TX_ER /
TXD4
I
I
25
26
RX_CLK
O
接收时钟输出。
该控制器接口输出提供时钟给外部
控制器。接收RXD ， RX_DV和RX_ER数据同步输出的下降沿
RX_CLK 。
载波检测输出。
该控制器接口输出置高电平时，有效数据
当检测到接收双绞线的输入，它是同步输出RX_CLK的下降沿。
接收数据有效输出。
该控制器接口输出置高电平时有效
解码后的数据是出现在RXD输出，并且它被同步输出RX_CLK的下降沿。
接收数据输出。
这些控制器接口输出包含接收来自半字节数据
在TP输入，并且它们是同步输出RX_CLK的下降沿。
16
17
19
20
21
22
13
14
19
20
21
22
CRS
RX_DV
RXD3
RXD2
RXD1
RXD0
O
O
O
4-5
5
MD400159/E
QQ：2881677436 复制
