78Q2120C
10/100BASE-TX
收发器
数据表
2009年1月
描述
该78Q2120C是10BASE -T / 100BASE -TX快速
以太网收发器。它包括集成的MII ，
ENDECs ，加扰/解扰器，双速时钟
恢复和全功能自动协商功能。
该发射机包括一个片上脉冲整形器和
低功率线路驱动器。该接收机具有自适应
所需的均衡器和一个基线恢复电路
为精确时钟和数据恢复。该收发器
接口5类非屏蔽双绞线（ CAT-
5 UTP ）布线的100BASE -TX / 10BASE -T和
类别- 3非屏蔽双绞线的10BASE-T 。
连接管路介质是通过1 ： 1隔离
变压器。无需外部滤波器。接口
到MAC是通过IEEE - 802.3完成
兼容的媒体独立接口（MII ） 。该
产品被制造在先进的CMOS工艺
高性能和低功耗操作。
特点
10BASE -T / 100BASE - TX IEEE- 802.3标准
TX和RX功能需要双1 ： 1
隔离变压器接口到线路
集成的MII ， 10BASE -T / 100BASE - TX ENDEC ，
100BASE -TX的扰码器/解扰器，以及全
特色的自动协商功能
全双工操作能力
PCS旁路支持5位符号接口
注册可编程发送幅值
双高速数字时钟恢复
自动在自动极性校正
谈判和10BASE-T信号接收
省电和掉电
包括发射器禁用
模式
LED指示灯： LINK ， TX ， RX ， COL ， 100 ， 10 ，
FDX
用户可编程中断引脚
64引脚TQFP （ JEDEC LQFP ）封装
采用3.3 V单
±
0.3V电源
框图
4B / 5B编码器，
加扰器，
并行/串行
100M
NRZ / NRZI
MLT3编码器
TX CLK GEN
脉冲整形
脉冲整形
和过滤器
TXOP / N
MDI
RXIP / N
AUTO
议付
10M
100M
RX_CLK
TX_CLK
RXD [ 3：0]
TXD [ 3：0]
曼彻斯特解码器，
并行/串行
串行/并行
解扰器，
5B / 4B解码器
PS
VCC
GND
MII
注册
＆放大器;
接口
逻辑
10M
并行/串行，
曼彻斯特编码器
曼彻斯特编码器
载波侦听，
冲突检测
冲突检测
CLK
恢复
自适应均衡器，
基线漂移校正，
MLT3解码， NRZI / NRZ
MLT3解码， NRZI / NRZ
LED灯
时钟参考
时钟参考
CKIN
25MHz
LEDL
LEDBTX
LEDTX LEDCOL
LEDBT
LEDFX
LEDRX
页： 1的35
2009年Teridian半导体公司
REV 1.3
78Q2120C
10/100BASE-TX
收发器
功能说明
一般
电源管理
该78Q2120C有三种省电模式：
芯片掉电
接收电源管理
传输高阻抗模式
运作模式， 25MHz晶体应该是
连接之间的XTLP和XTLN引脚。
可替换地，外部的25MHz的时钟信号可以是
连接到CKIN销。该芯片的感官活动
在CKIN针，并会自动进行自我配置
使用外部时钟。在这种操作模式下，一个
晶体是不需要与XTLP和XTLN销
应悬空或连接在一起。
发送时钟GENERATION
发射机使用一个片上频率
合成器来产生发送时钟。在
100BASE- TX操作，合成乘以
5参考时钟，以获得内部125MHz的
串行传输时钟。
在10BASE-T模式下，
产生由内部20MHz的发送时钟
由4/5相乘的25MHz的参考时钟。该
合成引用在本地25 MHz晶振
振荡器或外部施加的时钟，视
上所选择的操作模式。
接收信号资质
集成的信号预选赛有独立的静噪
和unsquelch阈值。它还包括一个内置的
计时器，以确保快速和准确的信号检测和
电源噪声抑制。在检测到两个或更多个
有效的10BASE- T或100BASE -TX的脉冲就行
接收端口，信号检测指示。信号
检测阈值，然后由约40％的降低。所有
自适应电路从初始状态释放
并使其锁定到接收的数据。在
100BASE- TX操作，信号检测撤除
当没有信号出现了一段约
1.2us 。在10BASE-T操作，信号检测DE-是
宣称只要没有接收到曼彻斯特的数据。在
任一情况下，信号检测阈值将返回到
每当信号检测指示静噪电平
撤除。信号检测也被用于控制
时钟/数据恢复电路的操作，以保证
快速采集。
接收时钟恢复
在100BASE - TX模式下， 125MHz的接收时钟
使用数字基于DLL环路萃取。当没有
接收信号时，所述的CDR被引导到锁定
到125MHz的传输串行时钟。当信号
检测后，可将CDR将使用收到的MLT-
3信号作为时钟参考。所恢复的时钟是
用于重新时间的数据信号和用于转换的
数据以NRZ格式。
在10BASE -T模式下， 10MHz的接收时钟
从使用曼彻斯特数字数据恢复
DLL锁定至参考时钟。
当
检测曼彻斯特编码的前导码的
REV 1.3
芯片掉电通过设置PWRDN激活
在信息产业部位寄存器MR0.11或拉大的PWRDN
引脚。当芯片在电源关断模式下，所有的
片内电路被切断，并且所述设备
消耗最小的功耗。而在上电
关闭状态时， 78Q2120C仍然响应
管理事务。
接收电源管理（ RXCC模式）
通过设置MII寄存器中的RXCC位激活
MR16.0 。在这种操作模式中，自适应
均衡器，所述时钟恢复锁相环（ PLL）
和所有其他的接收电路将被关闭
当没有有效的MLT -3信号是存在于双绞线
接收线路接口。只要一个有效的信号是
检测到的，所有电路将自动被供电
最多恢复正常运作。在这种模式
操作中， RX_CLK将处于无效状态时不存在
正在接收数据。注意， RXCC模式是
10BASE-T操作过程中不被支持。
发送高阻抗模式通过激活
设置在MII寄存器MR16.12的TXHIM位。在这
操作模式中，发送双绞线驱动程序是在一
高阻抗状态， TX_CLK为三态。一
内部弱上拉电路上TX_CLK启用。该
接收电路保持全面运作。该
MR16.12的默认状态是逻辑低，用于禁止
发射高阻抗模式。发射器
是全功能的，当MR16.12被清除。
模拟偏置和电源调节
该78Q2120C无需外部组件
生成片上偏置电压和电流。高
精度是通过一个闭环保持
修剪偏置网络。
片内数字逻辑运行了一个内部电压
调节器。因此只有一个单一的Vcc电源是
以电时器件所需。片上
调节器不受掉电模式。
时钟选择
该78Q2120C将使用片上晶体振荡器
作为时钟源，如果CKIN引脚接低电平。在这
第2页35
2009年Teridian半导体公司
78Q2120C
10/100BASE-TX
收发器
CDR立即重新对准时钟的相位
与输入数据同步。因此时钟
并购是快速和直接的。
100BASE-TX操作
100BASE-TX发送
该78Q2120C包含所有必需的
电路转换的发射的MII从一个信令
MAC到IEEE - 802.3兼容的数据流
驾驶五类UTP电缆。
内部PCS
接口映射从MII 4位半字节5位
在IEEE - 802.3的表24-1中定义的代码组。
这5位代码组，然后加扰和
被发送到前转换成串行数据流
MLT - 3脉冲整形电路和线路驱动器。该
脉冲整形器采用电流调制产生
期望的输出波形。控制上升/下降
时间中的MLT- 3信号是使用所获得的
精确控制电压斜坡发生器。该
线路驱动器需要一个外部1 ： 1的隔离
变压器接口与管路介质。该
中心抽头的变压器的初级侧的
必须连接至Vcc电源。
100BASE- TX接收
该78Q2120C收到125MBaud MLT- 3信号
通过以1：1的变压器。该信号变为
通过自适应的组合偏移调整
（基线漂移校正）和自适应
均等化。这些电路的作用是检测
造成的色散和衰减量
电缆和变压器，并恢复所接收的
脉冲的逻辑电平。增益的量和
均衡施加到脉冲的变化
检测到的衰减和分散，因此
与电缆的长度。该78Q2120C可以
补偿电缆损耗达至10dB频率为16 MHz 。
这种损失在附录A中表示为测试瓒5
在ANSI X3.263 ： 199X规格。对均衡
MLT- 3数据信号是双向切片和
所得的NRZI比特流被呈现给CDR
那里它被重新定时和解码，以NRZ格式。
重新定时的串行数据通过一个串行到
并行转换器，然后被解密并对齐
为5位码组。接收PCS接口
这些代码组映射到4比特的数据为MII为
在IEEE- 802.3的第24条表24-1列出。
PCS旁路模式（自动协商必须关闭）
在PCS旁路模式由拉PCSBP进入
高或通过设置寄存器位MR 16.1 。在此模式下
在78Q2120C接受炒5位码字
在TX_ER和TXD [3： 0]引脚， TX_ER作为
MSB数据输入。 5位码组是
转换成MLT- 3信号用于传输。
所接收的MLT -3信号转换成5位的NRZ
代码组，并从RX_ER输出和
RXD [ 3 ：0]引脚， RX_ER作为数据的MSB
输出。在RX_DV和TX_EN引脚未使用
PCS旁路模式。
10BASE -T操作
10Base-T传输
该78Q2120C需要通过4位并行NRZ数据
MII接口，并将其传递通过一个平行于
串口转换器。该数据然后通过传递
曼彻斯特编码器，预加重的脉冲整形器，
媒体过滤器，最后到双绞线线路驱动器。
脉冲整形器和过滤器确保输出
波形满足电压模板，频谱
在IEEE-第14条的内容要求详细
802.3 。接口双绞线介质是通过
中心抽头的1 ：1的变压器。
无需外部
过滤是必需的。在自动协商和
10BASE -T的空闲期间，链路脉冲被发送。
该78Q2120C采用一个内置定时器来
防止MAC从通过捕捉网络
过长的传输。当该定时器
到期后，芯片进入闲聊状态
停止发送。 Jabber的状态退出
经过信息产业部进入空闲状态为500 ± 250毫秒。
10BASE -T接收
该78Q2120C接收曼彻斯特编码
通过双绞线输入10BASE -T的数据，并
通过用一个限幅器将重新建立的逻辑电平
智能静噪功能。切片机自动
检测与所述的有效数据后调整其水平
适当的水平。数据被传递到CDR
其中，时钟恢复，并且数据是重新
定时和解码。从那里，数据进入
串行 - 并行转换器，用于传输到
通过媒体独立接口的MAC 。接口
到双绞线介质是通过一个外部1:1
变压器。检测极性信息和
内部电路内纠正。
极性校正
该78Q2120C是能够自动或手动
极性反转用于10BASE - T和自动协商
功能。寄存器位MR16.5和MR16.4控制这个
功能。默认值是
自动模式下MR16.5
低， MR16.4指示是否检测电路
已反相的输入信号。进入手动
模式， MR16.5应设置高MR16.4会
进而控制信号的极性。
REV 1.3
第3页： 35
2009年Teridian半导体公司
78Q2120C
10/100BASE-TX
收发器
SQE测试
该78Q2120C支持的信号质量错误
（ SQE ）函数中的IEEE- 802.3详述。
在一个
之后，各负的过渡区间为1μs
TXEN引脚在10BASE -T模式下，该引脚COL会
高一段时间为1μs 。 SQE过程中不发出信号
碰撞后的传输被检测到。 SQE是
当中继器模式将自动被禁用
启用。这个功能可以通过禁用
寄存器位MR16.11 。
天然的环回
当启用时，每当78Q2120C是
发送和接收不到对双绞线
在介质（10BASE-T半双工模式） ，数据
TXD [ 3 ：0]引脚被送回到RXD [ 3 ：0]引脚。
在发生碰撞时，从RXI标签的数据被送到
对RXD [3： 0]引脚。天然的环回功能
通过寄存器位MR16.10启用。
中继模式
当RPTR引脚为高电平或寄存器位MR16.15
被设置，则78Q2120C被放置在中继器模式。在
这种模式下，全双工操作被禁止， CRS
只响应接收活动，并在10BASE -T
模式下， SQE测试功能被禁用。
自动协商
该78Q2120C支持自动协商
IEEE- 802.3的第28个10/100功能
Mbps的操作铜缆布线。此功能
可通过引脚选择或寄存器使能
设置。如果ANEGA引脚接高电平时，自动
协商功能默认为开启和位MR0.12
（ ANEGEN ）复位后高。软件可以禁用
通过写位的自动协商功能
MR0.12 。如果ANEGA引脚接低电平，则函数
默认为关闭，位MR0.12设置复位后低
并且不能被写入。
寄存器MR4的内容被发送到
在自动协商78Q2120C的链接伙伴
使用快速链路脉冲编码。位MR4.8 ： 5反映
引脚复位后：的科技[ 0 2 ]的状态。如果科技[2：0 ]
=' 111 ' ，则所有4位是很高的。如果科技[2：0 ] =' 001 '，
那么只有第5位为高。复位后，软件可以
从“1”改变任何这些位为'0 ';但不
从“0”到“1” 。因此，技术许可
通过高科技引脚的设置可以被禁用，但
不能通过寄存器选择被激活。
如果启用了自动协商，该78Q2120C会
开始，链路丢失发送快速链路脉冲电源
或者在命令重新启动。同时，它
会寻找任何10BASE-T空闲， 100BASE -TX闲置，
或快速链路脉冲从它的链接伙伴。如果任一空闲
模式被检测时， 78Q2120C配置自身
在半双工模式下以适当的速度。如果
快速检测链路脉冲，其解码并分析
通过连接对方发送的链接代码。当
三个相同的链接代码字被接收（忽略
应答位）的链接代码字存储在
注册MR5 。在收到三个相同
链接代码字，一个应答位设置时，
78Q2120C自身配置为最高优先级
技术常见的两个链接伙伴。该
技术优先级，按降序排列：
100BASE -TX全双工
100BASE -TX ，半双工
10BASE -T ，全双工
10BASE -T ，半双工
当自动协商完成后，寄存器位
MR18.11 ： 10将反映实际速度和双工
被选中。
如果自动协商失败，以建立一个链接，任何
因此，寄存器位MR18.12将反映这一点，并自动
谈判将重新开始。写
'1'位MR0.9 （ RANEG ）也将导致自动
谈判重新启动。
媒体独立接口
MII发送和接收操作
在78Q2120C MII接口提供
独立的发送和接收两个路径
为10Mb / s和100Mb / s的数据传输速率中的描述
的IEEE- 802.3标准的第22条。
发送时钟， TX_CLK ，提供了时机
为TX_EN ， TXD的传送参考文献[3 ：0] ，并
从MAC TX_ER信号到78Q2120C 。
TXD [3：0 ]被捕获在TX_CLK的上升沿
当TX_EN断言。 TX_ER也被抓获
上TX_CLK的上升沿和被认定在
MAC地址来请求一个错误代码组是要
传输。 TX_ER的断言被忽略
当78Q2120C在10BASE -T操作
模式。
接收时钟RX_CLK ，提供了时机
参考传送RX_DV ， RXD [ 3：0] ，和RX_ER
从78Q2120C到MAC信号。 RX_DV
相对于RX_CLK同步转换
并且当78Q2120C正在呈现断言
RXD上的有效数据[3：0 ] 。 RX_ER是断言，是
同步到RX_CLK当码组
违规在目前已经接受检测
数据包。
第4页： 35
2009年Teridian半导体公司
REV 1.3
78Q2120C
10/100BASE-TX
收发器
站管理界面
该站的管理界面包括
电路，该电路实现了串行通信协议作为
在IEEE- 802.3的第22.2.4.5描述。一个16
比特移位寄存器接收施加到所述串行数据
MDIO销在MDC时钟信号的上升沿。
一旦前置码被接收时，该站
管理控制逻辑查找启动OF-
帧序列和一个读或写操作码，
接着PHYAD和REGAD字段。对于
读操作时， MDIO接口变为启用
的输出和寄存器的数据加载到移位
寄存器用于传输。该78Q2120C可以工作
用1位前同步码，而不是32位
通过IEEE - 802.3规定。这允许更快的
的寄存器进行编程。如果寄存器不
在由REGAD字段所表示的地址存在或
如果PHYAD场是否78Q2120C不匹配
PHYAD由PHYAD销指出的，所述的读
MDIO端口将返回所有的人。对于写操作，
将数据移入和装入相应的
注册后的第十六位的数据已经
收到。
当PHYAD场是全零，则站
管理实体（ STA ）被请求的广播
数据事务。
所有的PHY共享相同的
管理接口必须对此作出回应
广播请求。该78Q2120C将响应
广播数据事务。
附加功能
LED指示灯
有七个LED管脚可用于
表示的操作的各种状态
78Q2120C 。有一个LED管脚，用于指示
链接起来（ LEDL ） ，其他人表示78Q2120C
要么发送（ LEDTX ）或接收（ LEDRX ）
1 ，表示一个碰撞事件（ LEDCOL ），两个
更反映数据速率（ LEDBTX和
LEDBT ）
和一种反映了操作的全双工模式
（ LEDFDX ） 。
中断引脚
该78Q2120C具有中断引脚（ INTR ）即
断言的，每当有八大中断的位
MR17.7 ：0被设定。这些中断标志位可
通过MR17.15禁用： 8中断允许位。
中断极性位， MR16.14 ，控制
INTR引脚的有效电平。当INTR引脚
不能断言，该引脚为高阻抗举行
状态。一个外部上拉或下拉电阻可
需要为与INTR引脚使用。
应用需求
RXIP / N端子连接
该TERIDIAN 78Q2120C的输入电路具有
改变了持续的性能改进。
设备版本C09要求RXIP / N
终端电阻器和变压器中心抽头
连接被直接连接到VCC为正确
接收操作。
请参考图1：典型的
应用电路原理图显示
需要RXIP / N端接电阻和
变压器中心抽头连接到VCC的
修订78Q2120C 。
第5页： 35
2009年Teridian半导体公司
REV 1.3
QQ：2880707522 复制
