74LVX163低压同步二进制计数器，同步清除
1996年12月
74LVX163
低压同步二进制计数器，
同步清晰
概述
该LVX163是一个同步模16的二进制计数器
此设备是同步预置在应用
可编程分频器，并具有两种计数使能
输入加在形成终端计数输出的多功能性
多级计数器的CLK输入有效的上升
边PE和CLR输入有效低逻辑列弗
ELS预置是同步的CLK和上升沿
在LVX163的清除功能是同步的CLK双
使能输入（ ENP和ENT）和进位输出是provid-
ED ，使计数器轻松级联便于
轻松实现n位计数器，而无需使用外部
门
输入耐受电压高达7V ，允许接口
5V系统至3V系统
特点
Y
Y
Y
Y
输入电压电平转换从5V至3V
非常适用于低功耗低噪声3 3V应用
采用SOIC JEDEC EIAJ SOIC和TSSOP
套餐
保证同步开关噪声和动态
阈值性能
逻辑符号
IEEE IEC
接线图
引脚分配
TSSOP和SOIC
TL F 12157-1
TL F 12157 - 3
TL F 12157 - 2
JEDEC SOIC
订单号
见NS包装
数
74LVX163M
74LVX163MX
M16A
EIAJ SOIC
74LVX163SJ
74LVX163SJX
M16D
TSSOP
74LVX163MTC
74LVX163MTCX
MTC16
针
名字
CEP
CET
CP
MR
P
0
–P
3
PE
Q
0
–Q
3
TC
描述
计数使能并行输入
计数使能涓流输入
时钟脉冲输入
同步主复位输入
并行数据输入
并行的使能输入
FL IP- FL运算输出
终端计数输出
C
1996年美国国家半导体公司
TL F 12157
RRD - B30M17印制在U S A
HTTP
WWW国家COM
功能说明
该LVX163在模16的二进制序列从计算
状态15 （ HHHH ）是递增到状态0 （ LLLL ）时钟
所有的触发器的输入端通过一个时钟驱动的并联
缓冲这样的Q输出的所有更改会出现结果
中和同步的低到高的跳变
在CP输入信号电路具有四个基本
操作优先顺序同步模式
复位并行加载计数和保持四个控制输入
同步复位（ MR）并行使能（ PE ）计数恩
能够并行（ CEP）和计数使能涓流（ CET ）决定
挖掘操作模式如图中模式选择
表MR低信号覆盖计算和并行
加载并允许所有输出变为低电平的下一个上升
CP的边缘上PE低信号覆盖和计数
允许在并行数据信息（P
n
）输入为
加载到CP上的下一个上升沿随着触发器
PE和高先生和CEP CET许可证计数时，这两个
是HIGH相反的两种CEP或CET低电平信号
抑制计数
该LVX163使用D型边沿触发的触发器和
改变MR PE和CEP CET输入时的CP是
在这两种状态下不会导致提供的市盈率错误
ommended建立和保持时间相对于所述上升
CP的边缘观察
终端计数（ TC ）输出为高电平时， CET为高电平
和计数器处于状态15要实现同步多
级计数器的TC输出可以与在CEP中使用
和CET输入两种不同的方式
理性复位触发器寄存器或计数器当
输出使能（ OE ）为低电平时，并行数据输出
0
–
O
3
是活动的，按照触发器Q输出高
在OE力信号O.
0
–O
3
到高阻状态，但不
防止装载计数或重置
逻辑方程计数使能
e
CEP
CET
PE
TC
e
Q
0
Q
1
Q
2
Q
3
CET
模式选择表
MR
L
H
H
H
H
PE
X
L
H
H
H
CET
X
X
H
L
X
CEP
X
X
H
X
L
对瑞星行动
时钟边沿（
L
)
复位（清）
负载（P
n
x
Q
n
)
计数（递增）
没有变化（保持）
没有变化（保持）
H
e
高电压电平
L
e
低电压电平
X
e
非物质
状态图
图1
示出了用于简单的脉动进位的连接
该时钟周期必须长于CP为TC
第一阶段，加上累积CET延迟到DE- TC
奠定了中间阶段，加上CET到CP设置
此总的延迟加上设定时间设定的最后阶段的时间
时钟频率的上限为更快的时钟速率
所示的先行进位的连接
图2
是消遣
通过在 - ommended在这个方案中的时延纹波
与中间体阶段开始用相同的时钟
导致第一阶段剔过的最大的最高至最低
在掉电模式模式或最小值到最大值，开始了最后
周期由于这最后的周期需要16个时钟周期才能完成
有足够的时间纹波通过进步
中间级，限制时钟的关键时序
周期是CP在所述第一阶段加在CEP TC的延迟
到最后一级的CP的设定时间的TC输出受
到解码尖峰由于内部争用情况和是
因此，不推荐使用作为时钟或asynchro-
TL F 12157 - 4
TL F 12157 - 5
图1
TL F 12157 - 6
图2
2
HTTP
WWW国家COM
框图
3
TL F 12157 - 7
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
HTTP
WWW国家COM
噪声特性
LVX163
符号
参数
V
CC
(V)
典型值
V
OLP
V
OLV
V
IHD
V
ILD
安静输出最大
动态V
OL
安静的输出最低
动态V
OL
最低高层
动态输入电压
最大低电平
动态输入电压
33
33
33
33
02
b
0 2
T
A
e
25 C
范围
05
b
0 5
单位
C
L
（PF ）
V
V
V
V
50
50
50
50
20
08
参数设计保证来
AC电气特性
LVX163
符号
参数
V
CC
(V)
民
t
PLH
t
PHL
传播延迟
时间（CP -Q
n
)
27
T
A
e
25 C
典型值
90
11 3
3 3
g
0 3
t
PLH
t
PHL
传播延迟
时间（ CP -TC计数）
83
10 8
27
95
12 5
3 3
g
0 3
t
PLH
t
PHL
传播延迟
时间（ CP -TC负载）
87
11 2
27
11 4
14 0
3 3
g
0 3
t
PLH
t
PHL
传播延迟
时间（ CET -TC ）
11 0
13 5
27
86
11 0
3 3
g
0 3
f
最大
最大时钟
频率
75
50
3 3
g
0 3
C
IN
C
PD
输入电容
功耗
电容
80
55
75
10 5
27
115
80
130
85
4
23
10
最大
14 0
17 0
12 8
16 3
14 3
18 5
13 6
17 1
18 0
21 0
17 2
20 7
13 5
16 5
12 3
15 8
LVX163
T
A
E B
40 C
to
a
85 C
民
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
65
45
70
50
10
pF
pF
兆赫
最大
16 0
19 0
15 0
18 5
16 7
20 5
16 0
19 5
21 0
24 0
20 0
23 5
15 0
18 5
14 5
18 0
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
V
CC
e
开放
（注1 ）
单位
条件
注1
C
PD
被定义为内部等效电容被从操作的电流消耗来计算无负载平均的值
工作电流可以通过等式I来获得
CC
（ OPR ）
e
C
PD
V
CC
f
IN
a
I
CC
当输出驱动一个容性负载的总电流消耗是C的总和
PD
和
DI
CC
这是从下面的公式得到的
DI
CC
e
F
CP
V
CC
C
Q0
–C
Q3
和C
TC
是电容在Q0 - Q3和TC分别F
CP
是CP的输入频率
C
QO
C
C
C
C
a
Q1
a
Q2
a
Q3
a
TC
2
4
8
16
16
J
5
HTTP
WWW国家COM
74LVX163低压同步二进制计数器，同步清除
1996年10月
修订后的1999年3月
74LVX163
低压同步二进制计数器，
同步清晰
概述
该LVX163是一个同步模16的二进制计数器。
此设备是同步预置在应用
可编程分频器，并具有两种计数使能
输入加在形成终端计数输出的多功能性
多级计数器。 CLK输入有效的上升
边缘。 PE和MR输入有效低逻辑列弗
ELS 。预置是同步的CLK的上升沿
和LVX163的清除功能是同步的
CLK 。两个使能输入（ CEP和CET）和进位输出
被提供给使能计数器的易级联，这
便于轻松实现n位计数器不
使用外部大门。
输入耐受电压高达7V ，允许接口
5V系统至3V系统。
特点
s
输入电压电平转换从5V至3V
s
非常适合低功耗/低噪音3.3V的应用
s
保证同步开关噪声和动态
阈值性能
订购代码：
订单号
74LVX163M
74LVX163SJ
74LVX163MTC
包装数
M16A
M16D
MTC16
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 “窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
引脚说明
针
名字
CEP
CET
CP
MR
P
0
–P
3
PE
Q
0
–Q
3
TC
计数使能并行输入
计数使能涓流输入
时钟脉冲输入
同步主复位输入
并行数据输入
并行的使能输入
FL IP- FL运算输出
终端计数输出
描述
1999仙童半导体公司
DS012157.prf
www.fairchildsemi.com
74LVX163
功能说明
该LVX163计数在模16的二进制序列。从
状态15 （ HHHH ）是递增到状态0 （ LLLL ） 。时钟
所有的触发器的输入端通过一个时钟驱动的并联
缓冲区。由此的Q输出都发生变化，结果
的，和同步的，低到高的转变
在CP的输入信号。该电路具有四个基本
操作模式，按优先级顺序：同步
复位，并行加载，计数和保持。四个控制
输入-同步复位（ MR） ，并行使能（ PE ） ，
计数使能并行（ CEP）和计数使能涓流
（CET） -determine的操作模式，如图所示，在
模式选择表。在MR低信号覆盖减计数
荷兰国际集团和并行加载，并允许所有输出变为低电平
关于CP的下一个上升沿。低信号对PE过度
骑计数，允许在并行数据资料
(P
n
）输入要加载到触发器上的下一次上升
CP的边缘。用PE和MR高， CEP和CET许可证
计算时都是HIGH 。相反，一个低电平信号
在任CEP或CET抑制计数。
该LVX163使用D型边沿触发的触发器和
改变MR， PE ， CEP和CET输入时的CP是
在任一状态不会导致错误，只要该消遣
ommended建立和保持时间，对于上升的
CP的边缘，观察到。
终端计数（ TC ）输出为高电平时， CET是
高和计数器状态15.为了实现同步的
理性多级专柜， TC输出可与使用
在CEP和CET输入两种不同的方式。
图1
显示了简单的波进位的连接，在
该时钟周期必须长于CP为TC
延迟的第一阶段，加上累积CET为TC
中间阶段的延迟，再加上CET到CP
最后一级的设置时间。这个总的延迟加上建立时间
上设置的时钟频率的上限。为了更快的时钟
率，在显示的先行进位的连接
图2
被推荐的。在这个方案中，通过纹波延迟
的中间阶段开始用相同的时钟
导致第一阶段打勾了从最大到最小的
的模式，或最小值到最大值，在掉电模式下，启动其
最后一个周期。由于这最后的周期需要16个时钟的COM
完整的，有足够的时间纹波进步
通过中间阶段。关键时刻的lim-
其时钟周期为CP在所述第一阶段的TC延迟
加在CEP到最后阶段的CP的设置时间。在TC
输出是受解码尖峰由于内部种族
条件，因此不推荐用作一个
时钟或触发器异步复位，或注册
计数器。当并行使能（ PE）是低电平时， paral-
LEL数据输出
0
–O
3
是活动的，按照触发器Q
输出。对PE的力量高信号
0
–O
3
以高
阻抗状态，但并不妨碍计数，装车或
复位。
逻辑公式：计数使能
=
CEP CET PE
TC
=
Q
0
Q
1
Q
2
Q
3
CET
模式选择表
MR
PE
CET
CEP
对瑞星行动
时钟边沿（
L
H
H
H
H
X
L
H
H
H
X
X
H
L
X
X
X
H
X
L
复位（清）
负载（P
n
→
Q
n
)
计数（递增）
没有变化（保持）
没有变化（保持）
)
H
=
高电压电平
L
=
低电压电平
X
=
非物质
=
低到高时钟转换
www.fairchildsemi.com
2
74LVX163
状态图
图1 。
图2中。
框图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74LVX163
绝对最大额定值
（注1 ）
电源电压（V
CC
)
DC输入二极管电流（I
IK
)
V
I
= 0.5V
直流输入电压（V
I
)
DC输出二极管电流（I
OK
)
V
O
= 0.5V
V
O
=
V
CC
+
0.5V
直流输出电压（V
O
)
DC输出源
或吸收电流（I
O
)
DC V
CC
或接地电流
(I
CC
还是我
GND
)
存储温度（T
英镑
)
功耗
±50
mA
65°C
to
+150°C
180毫瓦
±25
mA
20
mA
+20
mA
0.5V
到V
CC
+
0.5V
20
mA
0.5V
至7V
0.5V
to
+7.0V
推荐工作
条件
（注2 ）
电源电压（V
CC
)
输入电压（V
I
)
输出电压（V
O
)
工作温度（T
A
)
输入上升和下降时间（ ΔT/ ΔV ）
2.0V至3.6V
0V至5.5V
0V至V
CC
40°C
to
+85°C
0 NS / V至100纳秒/ V
注1 ：
“绝对最大额定值”，超出该值的
该装置的安全性不能得到保证。该设备不应该
在这些限制操作。在电气定义的参数值
特性表不能保证在绝对最大额定值。
“推荐工作条件”表将定义的条件
器件的实际工作。
注2 ：
未使用的输入必须保持高电平或低电平。他们可能不浮动。
DC电气特性
符号
V
IH
参数
输入高电平
电压
V
IL
低电平输入
电压
V
OH
高电平输出
电压
V
OL
低电平输出
电压
I
IN
I
CC
输入漏电流
静态电源电流
V
CC
2.0
3.0
3.6
2.0
3.0
3.6
2.0
3.0
3.0
2.0
3.0
3.0
3.6
3.6
1.9
2.9
2.58
0.0
0.0
0.1
0.1
0.36
±0.1
2.0
2.0
3.0
T
A
= +25°C
民
1.5
2.0
2.4
0.5
0.8
0.8
1.9
2.9
2.48
0.1
0.1
0.44
±1.0
20.0
A
A
V
V
典型值
最大
T
A
= 40°C
to
+85°C
民
1.5
2.0
2.4
0.5
0.8
0.8
V
IN
=
V
IL
或V
IH
I
OH
= 50 A
I
OH
= 50 A
I
OH
= 4
mA
V
IN
=
V
IL
或V
IH
I
OL
=
50
A
I
OL
=
50
A
I
OL
=
4毫安
V
IN
=
5.5V或GND
V
IN
=
V
CC
或GND
V
V
最大
单位
条件
噪声特性
符号
V
OLP
（注3）
V
OLV
（注3）
V
IHD
（注3）
V
ILD
（注3）
参数
安静输出最大
动态V
OL
安静的输出最低
动态V
OL
最低高层
动态输入电压
最大低电平
动态输入电压
3.3
0.8
V
50
3.3
2.0
V
50
3.3
0.2
0.5
V
50
V
CC
(V)
3.3
T
A
=
25°C
典型值
0.2
范围
0.5
单位
V
C
L
（PF ）
50
注3 ：
参数设计保证来。
www.fairchildsemi.com
4
74LVX163
AC电气特性
符号
t
PLH
t
PHL
参数
传播延迟
时间（CP -Q
n
)
3.3
±
0.3
t
PLH
t
PHL
传播延迟
时间（ CP -TC ，计数）。
3.3
±
0.3
t
PLH
t
PHL
传播延迟
时间（ CP -TC ，载）
3.3
±
0.3
t
PLH
t
PHL
传播延迟
时间（ CET -TC ）
3.3
±
0.3
f
最大
最大时钟
频率
3.3
±
0.3
C
IN
C
PD
输入电容
功率耗散电容
2.7
75
50
80
55
2.7
2.7
2.7
V
CC
(V)
2.7
T
A
=
25°C
民
典型值
9.0
11.3
8.3
10.8
9.5
12.5
8.7
11.2
11.4
14.0
11.0
13.5
8.6
11.0
7.5
10.5
115
80
130
85
4
23
10
最大
14.0
17.0
12.8
16.3
14.3
18.5
13.6
17.1
18.0
21.0
17.2
20.7
13.5
16.5
12.3
15.8
T
A
= 40°C
to
+85°C
民
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
65
45
70
50
10
最大
16.0
19.0
15.0
18.5
16.7
20.5
16.0
19.5
21.0
24.0
20.0
23.5
15.0
18.5
14.5
18.0
单位
ns
ns
ns
ns
ns
ns
ns
ns
兆赫
兆赫
pF
pF
条件
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
C
L
=
15 pF的
C
L
=
50 pF的
V
CC
=
开放
（注4 ）
注4 ：
C
PD
被定义为从所述工作电流消耗计算出无负载的内部等效电容的值。平均
工作电流可以通过下式得到：我
CC
（ OPR ）
=
C
PD
* V
CC
* f
IN
+
I
CC
.
当输出驱动一个容性负载，总电流消耗是C的总和
PD
和
I
CC
它是由下式得到：
C
Q0
–C
Q3
和C
TC
是电容在Q0 - Q3和TC分别。 F
CP
是CP的输入频率。
5
www.fairchildsemi.com
74LVX163低压同步二进制计数器，同步清除
1996年12月
74LVX163
低压同步二进制计数器，
同步清晰
概述
该LVX163是一个同步模16的二进制计数器
此设备是同步预置在应用
可编程分频器，并具有两种计数使能
输入加在形成终端计数输出的多功能性
多级计数器的CLK输入有效的上升
边PE和CLR输入有效低逻辑列弗
ELS预置是同步的CLK和上升沿
在LVX163的清除功能是同步的CLK双
使能输入（ ENP和ENT）和进位输出是provid-
ED ，使计数器轻松级联便于
轻松实现n位计数器，而无需使用外部
门
输入耐受电压高达7V ，允许接口
5V系统至3V系统
特点
Y
Y
Y
Y
输入电压电平转换从5V至3V
非常适用于低功耗低噪声3 3V应用
采用SOIC JEDEC EIAJ SOIC和TSSOP
套餐
保证同步开关噪声和动态
阈值性能
逻辑符号
IEEE IEC
接线图
引脚分配
TSSOP和SOIC
TL F 12157-1
TL F 12157 - 3
TL F 12157 - 2
JEDEC SOIC
订单号
见NS包装
数
74LVX163M
74LVX163MX
M16A
EIAJ SOIC
74LVX163SJ
74LVX163SJX
M16D
TSSOP
74LVX163MTC
74LVX163MTCX
MTC16
针
名字
CEP
CET
CP
MR
P
0
–P
3
PE
Q
0
–Q
3
TC
描述
计数使能并行输入
计数使能涓流输入
时钟脉冲输入
同步主复位输入
并行数据输入
并行的使能输入
FL IP- FL运算输出
终端计数输出
C
1996年美国国家半导体公司
TL F 12157
RRD - B30M17印制在U S A
HTTP
WWW国家COM
功能说明
该LVX163在模16的二进制序列从计算
状态15 （ HHHH ）是递增到状态0 （ LLLL ）时钟
所有的触发器的输入端通过一个时钟驱动的并联
缓冲这样的Q输出的所有更改会出现结果
中和同步的低到高的跳变
在CP输入信号电路具有四个基本
操作优先顺序同步模式
复位并行加载计数和保持四个控制输入
同步复位（ MR）并行使能（ PE ）计数恩
能够并行（ CEP）和计数使能涓流（ CET ）决定
挖掘操作模式如图中模式选择
表MR低信号覆盖计算和并行
加载并允许所有输出变为低电平的下一个上升
CP的边缘上PE低信号覆盖和计数
允许在并行数据信息（P
n
）输入为
加载到CP上的下一个上升沿随着触发器
PE和高先生和CEP CET许可证计数时，这两个
是HIGH相反的两种CEP或CET低电平信号
抑制计数
该LVX163使用D型边沿触发的触发器和
改变MR PE和CEP CET输入时的CP是
在这两种状态下不会导致提供的市盈率错误
ommended建立和保持时间相对于所述上升
CP的边缘观察
终端计数（ TC ）输出为高电平时， CET为高电平
和计数器处于状态15要实现同步多
级计数器的TC输出可以与在CEP中使用
和CET输入两种不同的方式
理性复位触发器寄存器或计数器当
输出使能（ OE ）为低电平时，并行数据输出
0
–
O
3
是活动的，按照触发器Q输出高
在OE力信号O.
0
–O
3
到高阻状态，但不
防止装载计数或重置
逻辑方程计数使能
e
CEP
CET
PE
TC
e
Q
0
Q
1
Q
2
Q
3
CET
模式选择表
MR
L
H
H
H
H
PE
X
L
H
H
H
CET
X
X
H
L
X
CEP
X
X
H
X
L
对瑞星行动
时钟边沿（
L
)
复位（清）
负载（P
n
x
Q
n
)
计数（递增）
没有变化（保持）
没有变化（保持）
H
e
高电压电平
L
e
低电压电平
X
e
非物质
状态图
图1
示出了用于简单的脉动进位的连接
该时钟周期必须长于CP为TC
第一阶段，加上累积CET延迟到DE- TC
奠定了中间阶段，加上CET到CP设置
此总的延迟加上设定时间设定的最后阶段的时间
时钟频率的上限为更快的时钟速率
所示的先行进位的连接
图2
是消遣
通过在 - ommended在这个方案中的时延纹波
与中间体阶段开始用相同的时钟
导致第一阶段剔过的最大的最高至最低
在掉电模式模式或最小值到最大值，开始了最后
周期由于这最后的周期需要16个时钟周期才能完成
有足够的时间纹波通过进步
中间级，限制时钟的关键时序
周期是CP在所述第一阶段加在CEP TC的延迟
到最后一级的CP的设定时间的TC输出受
到解码尖峰由于内部争用情况和是
因此，不推荐使用作为时钟或asynchro-
TL F 12157 - 4
TL F 12157 - 5
图1
TL F 12157 - 6
图2
2
HTTP
WWW国家COM
框图
3
TL F 12157 - 7
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
HTTP
WWW国家COM
噪声特性
LVX163
符号
参数
V
CC
(V)
典型值
V
OLP
V
OLV
V
IHD
V
ILD
安静输出最大
动态V
OL
安静的输出最低
动态V
OL
最低高层
动态输入电压
最大低电平
动态输入电压
33
33
33
33
02
b
0 2
T
A
e
25 C
范围
05
b
0 5
单位
C
L
（PF ）
V
V
V
V
50
50
50
50
20
08
参数设计保证来
AC电气特性
LVX163
符号
参数
V
CC
(V)
民
t
PLH
t
PHL
传播延迟
时间（CP -Q
n
)
27
T
A
e
25 C
典型值
90
11 3
3 3
g
0 3
t
PLH
t
PHL
传播延迟
时间（ CP -TC计数）
83
10 8
27
95
12 5
3 3
g
0 3
t
PLH
t
PHL
传播延迟
时间（ CP -TC负载）
87
11 2
27
11 4
14 0
3 3
g
0 3
t
PLH
t
PHL
传播延迟
时间（ CET -TC ）
11 0
13 5
27
86
11 0
3 3
g
0 3
f
最大
最大时钟
频率
75
50
3 3
g
0 3
C
IN
C
PD
输入电容
功耗
电容
80
55
75
10 5
27
115
80
130
85
4
23
10
最大
14 0
17 0
12 8
16 3
14 3
18 5
13 6
17 1
18 0
21 0
17 2
20 7
13 5
16 5
12 3
15 8
LVX163
T
A
E B
40 C
to
a
85 C
民
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
10
65
45
70
50
10
pF
pF
兆赫
最大
16 0
19 0
15 0
18 5
16 7
20 5
16 0
19 5
21 0
24 0
20 0
23 5
15 0
18 5
14 5
18 0
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
C
L
e
15 pF的
C
L
e
50 pF的
V
CC
e
开放
（注1 ）
单位
条件
注1
C
PD
被定义为内部等效电容被从操作的电流消耗来计算无负载平均的值
工作电流可以通过等式I来获得
CC
（ OPR ）
e
C
PD
V
CC
f
IN
a
I
CC
当输出驱动一个容性负载的总电流消耗是C的总和
PD
和
DI
CC
这是从下面的公式得到的
DI
CC
e
F
CP
V
CC
C
Q0
–C
Q3
和C
TC
是电容在Q0 - Q3和TC分别F
CP
是CP的输入频率
C
QO
C
C
C
C
a
Q1
a
Q2
a
Q3
a
TC
2
4
8
16
16
J
5
HTTP
WWW国家COM
QQ：2881677436 复制
