74LVX161284低压IEEE 161284翻译收发器
1999年1月
修订后的2005年6月
74LVX161284
低压IEEE 161284翻译收发器
概述
该LVX161284包含八个双向数据缓冲器
和11控制/状态缓冲器,以实现全
IEEE 1284接口。该设备支持
符合IEEE 1284标准,目的是在使用
扩展功能端口模式( ECP ) 。其引脚排列允许
用于从所述外设( A侧),以连接容易
主持人(电缆侧) 。
在电缆侧输出可以被配置为要么
漏极开路或高驱动器(
r
14毫安)和被连接到一
独立的电源引脚(V
CC
- 有线电视),以允许这些输出
却将到由比A-更高的电源电压来驱动
侧。上拉和下拉串联端接电阻
在电缆侧这些输出的距离受到优化,以
驱动外部电缆。此外,所有输入(除HLH )
并在电缆端输出包含内部上拉电阻
连接至V器
CC
- 电缆供电,提供适当的
终端和上拉电阻的开漏模式。
对周边侧输出是标准的低驱动
CMOS输出设计, 3V逻辑接口。在DIR
输入控制的数据流
1
–A
8
/B
1
–B
8
收发器
销。
特点
s
支持IEEE 1284 1级和2级的信号
双向并行通信标准
个人计算机和打印外设之间
s
翻译功能允许在电缆端输出
与5V信号接口
s
所有输入具有迟滞提供噪声容限
s
B和Y输出电阻优化驱动外部
电缆
s
在电源在高阻抗模式B和Y输出
下
s
电缆端输入和输出具有内部上拉
电阻器
s
流通引脚配置可轻松实现
在“外设和主机”之间
s
取代的二(2) 74ACT1284设备的功能
订购代码
订单号
74LVX161284MEA
74LVX161284MTD
包装数
MS48A
MTD48
包装说明
48引脚收缩小外形封装( SSOP ) , JEDEC MO- 118 , 0.300"宽
48引脚超薄紧缩小型封装( TSSOP ) , JEDEC MO- 153 , 6.1毫米宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
接线图
引脚说明
引脚名称
HD
DIR
A
1
–A
8
B
1
–B
8
A
9
–A
13
Y
9
–Y
13
A
14
–A
17
C
14
–C
17
PLH
IN
PLH
HLH
IN
HLH
描述
高驱动使能输入(高电平有效)
方向控制输入
输入或输出
输入或输出
输入
输出
输出
输入
外围逻辑高输入
外围逻辑高电平输出
主机逻辑高电平输入
主机逻辑高电平输出
2005仙童半导体公司
DS500202
www.fairchildsemi.com
74LVX161284
AC电气特性
T
A
符号
参数
民
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
SKEW
t
PHL
t
PLH
t
PHL
t
PLH
t
PHZ
t
PLZ
t
PZH
t
PZL
t
PHZ
t
PLZ
t
笔
t
PDIS
t
笔
–t
PDIS
t
SLEW
t
PLH
t
PHL
t
r
, t
f
t
上升
和T
秋天
B
1
–B
8
(注8 )
Y
9
–Y
13
(注8)
注8 :
漏极开路
注9 :
t
SKEW
被测量为公共边输出转换,并比较测得的传播延迟为一个给定的路径类型:
( ⅰ)
1
–A
8
到B
1
–B
8
, A
9
–A
13
为Y
9
–Y
13
(二) B
1
–B
8
到A
1
–A
8
(三)C
14
–C
17
到A
14
–A
17
注10 :
此参数是保证,但没有测试,只是表征。
0
q
C到
70
q
C
3.0V–3.6V
3.0V–5.5V
最大
40.0
40.0
40.0
40.0
40.0
40.0
40.0
40.0
10.0
40.0
40.0
40.0
40.0
15.0
15.0
50.0
50.0
50.0
50.0
25.0
25.0
25.0
25.0
10.0
T
A
40
q
C到
85
q
C
3.0V–3.6V
3.0V–5.5V
最大
44.0
44.0
44.0
44.0
44.0
44.0
44.0
44.0
12.0
44.0
44.0
44.0
44.0
18.0
18.0
50.0
50.0
50.0
50.0
28.0
28.0
28.0
28.0
12.0
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
图1
图2
科幻gure 3
科幻gure 3
图1
图2
科幻gure 3
科幻gure 3
(注9 )
图1
图2
科幻gure 3
科幻gure 3
图7
图8
图9
图2
图2
单位
科幻gure
数
V
CC
V
CC
V
CC-电缆
A
1
–A
8
到B
1
–B
8
A
1
–A
8
到B
1
–B
8
B
1
–B
8
到A
1
–A
8
B
1
–B
8
到A
1
–A
8
A
9
–A
13
为Y
9
–Y
13
A
9
–A
13
为Y
9
–Y
13
C
14
–C
17
到A
14
–A
17
C
14
–C
17
到A
14
–A
17
LH- LH或HL- HL
PLH
IN
到PLH
PLH
IN
到PLH
HLH
IN
以HLH
HLH
IN
以HLH
输出禁止时间
DIR到A
1
–A
8
输出使能时间
DIR到A
1
–A
8
输出禁止时间
DIR到B
1
–B
8
输出使能时间
高清到B
1
–B
8
, Y
9
–Y
13
输出禁止时间
高清到B
1
–B
8
, Y
9
–Y
13
输出Enable-
输出禁用
输出压摆率
B
1
–B
8
, Y
9
–Y
13
0.05
0.05
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
V
CC-电缆
民
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
2.0
0.40
0.40
120
120
0.05
0.05
0.40
0.40
120
120
V / ns的
图5
图4
图6
(注10 )
ns
电容
符号
C
IN
C
I / O
(注11 )
参数
输入电容
I / O引脚的电容
典型值
3
5
单位
pF
pF
V
CC
V
CC
3.3V
条件
0.0V (HD , DIR ,A
9
–A
13
, C
14
–C
17
, PLH
IN
与HLH
IN
)
注11 :
C
I / O
的测量是在频率
1 MHz时,每MIL -STD- 883B ,方法3012
5
www.fairchildsemi.com