【集成电路74LVT16500A3.3V 18位通用总线收发器(3-State)产品speci fi 】,IC型号74LVT16500ADGG,74LVT16500ADGG PDF资料,74LVT16500ADGG经销商,ic,电子元器件-51电子网

集成电路

74LVT16500A

3.3V 18位通用总线收发器

(3-State)

产品speci fi cation

取代1997年的数据06月12日

IC23数据手册

1998年2月19日

飞利浦

半导体

飞利浦半导体

产品speci fi cation

3.3V 18位通用总线收发器（三态）

74LVT16500A

特点

18位双向总线接口

三态缓冲器

输出能力： + 64毫安/ -32mA

TTL输入和输出的开关电平

输入和输出接口能力，在5V电源系统

总线保持数据输入，无需外部上拉

直播插入/拔出许可

上电复位

开机三态

当输出被连接到5V总线总线无负载电流

负边沿触发时钟输入

闭锁保护超过每JEDEC JC40.2标准17 500毫安

ESD保护超过每MIL STD 883方法3015 2000V

每机型号200V

电阻持有未使用的输入

描述

该74LVT16500A是一个高性能的BiCMOS产物

专为V

工作在3.3V 。

该器件是一款18位的通用收发器具有非反相

三态总线在两个兼容输出发送和接收方向。

在每个方向的数据流是由输出使能控制（ OEAB和

OEBA ），锁存使能（ LEAB和LEBA ）和时钟（ CPAB和

CPBA ）输入。对于A到B的数据流，该器件工作在

透明模式时， LEAB为高。当LEAB为低时，A

如果CPAB被保持在一个高或低逻辑电平的数据进行锁存。如果LEAB

是低时，A总线的数据存储在上闩/触发器

高到低CPAB的过渡。当OEAB为高电平时，输出

是活动的。当OEAB为低电平时，输出的

高阻抗状态。

对于B-到的数据流是类似于A到B的，但使用OEBA ，

LEBA和CPBA 。输出使是免费的（ OEAB是

活跃的高，而且OEBA低有效）。

有源总线保持电路用来容纳未使用的或浮动的数据

输入为有效的逻辑电平。

快速参考数据

符号

PLH

PHL

I / O

CCZ

参数

传播延迟

一到Bn或Bn变为一个

输入电容（控制引脚）

I / O引脚的电容

总电源电流

= 50pF的;

= 3.3V

= 0V或3.0V

输出禁用; V

I / O

= 0V或3.0V

输出禁用; V

= 3.6V

条件

AMB

= 25°C

典型

1.9

单位

订购信息

套餐

56引脚塑封SSOP III型

56引脚塑料TSSOP II型

温度范围

-40 ° C至+ 85°C

北美以外的地区

74LVT16500A DL

74LVT16500A DGG

北美

VT16500A DL

VT16500A DGG

DWG号

SOT371-1

SOT364-1

引脚说明

引脚数

2, 28

55,30

3, 5, 6, 8, 9, 10, 12, 13, 14, 15,

16, 17, 19, 20, 21, 23, 24, 26

54, 52, 51, 49, 48, 47, 45, 44, 43,

42, 41, 40, 38, 37, 36, 34, 33, 31

4, 11, 18, 25, 32, 39, 46, 53

7, 22, 35, 50

符号

OEAB

OEBA

LEAB / LEBA

CPAB / CPBA

A0-A17

B0-B17

GND

名称和功能

A到B输出使能输入

B对A输出使能输入（低电平有效）

A到B / B对A锁存使能输入

A到B / B对A时钟输入（下降沿）

数据输入/输出（ A面）

数据输入/输出（ B侧）的

地（ 0V ）

正电源电压

1998年2月19日

853-1789 18989

飞利浦半导体

产品speci fi cation

3.3V 18位通用总线收发器（三态）

74LVT16500A

引脚配置

OEAB

LEAB

GND

A10

A11

GND

A12

A13

A14

A15

A16

GND

A17

OEBA

LEBA

GND

CPAB

GND

B10

B11

GND

B12

B13

B14

B15

B16

GND

B17

CPBA

GND

逻辑符号（ IEEE / IEC ）

EN1

2C3

EN4

5C6

SW00035

SW00036

逻辑符号

30 28 27 55 2

OEBA

OEAB

CPBA

LEBA

LEAB

CPAB

B10

B11

B12

B13

B14

B15

B16

B17

A10

A11

A12

A13

A14

A15

A16

A17

SW00034

1998年2月19日

飞利浦半导体

产品speci fi cation

3.3V 18位通用总线收发器（三态）

74LVT16500A

功能表

输入

OEAB

LEAB

↓

CPAB

H或L

↓

H或L

国内

输出

禁用，

残疾人锁存数据

残疾人时钟数据

禁用，

透明

锁存数据显示&

时钟数据显示&

保存数据显示&

注意：

A到B的数据流显示; B到甲流相似，但使用OEBA ， LEBA和CPBA 。

H =高电压等级

H =高电压电平的一个建立时间之前，使能或时钟转换

L =低电压等级

我=低电压电平1设定时间之前，使能或时钟转换

NC =无变化

X =无关

Z =高阻抗“关闭”状态

↓

=高到低启用或时钟转换

禁用，保存数据

残

经营模式

1998年2月19日

飞利浦半导体

产品speci fi cation

3.3V 18位通用总线收发器（三态）

74LVT16500A

逻辑图

OEAB

CLKAB 55

LEAB 2

LEBA

CLKBA 30

OEBA 27

CLK

54 B1

17其他渠道

SW00234

1998年2月19日

74LVT16500A

3.3 V 18位通用总线收发器;三态

牧师03 - 2006年5月29日

产品数据表

1.概述

该74LVT16500A是一款高性能的BiCMOS产品设计为V

在操作

3.3 V.

该器件是一款18位的通用收发器具有非反相三态总线

在发送和接收方向兼容的输出。数据溢流在每个方向上是

通过输出使能（ OEAB和OEBA ），锁存使能（ LEAB和LEBA ）和时钟控制

（ CPAB和CPBA ）输入。对于A到B的数据溢流，设备工作在透明

模式时LEAB高。当LEAB为低电平时，数据是，如果CPAB保持在锁存

高或低逻辑电平。如果LEAB为低电平时，A总线的数据被存储在锁存器/佛罗里达州的ip-佛罗里达州上运

CPAB的高到低的跳变。当OEAB为高电平时，输出处于激活状态。当

OEAB为低电平时，输出处于高阻抗状态。

数据溢流为B对A是类似于A到B ，但使用OEBA ， LEBA和CPBA 。该

输出使能是免费的（ OEAB为高电平有效，而OEBA低电平有效）。

有源总线保持电路被设置在有效的逻辑，以容纳未使用的或浮动的数据输入

的水平。

2.特点

18位双向总线接口

三态缓冲器

输出能力： 64毫安和

TTL输入和输出的开关电平

在5 V电源的输入和输出接口功能的系统

总线保持数据输入，无需外部上拉电阻持有未使用

输入

直播插入/拔出许可

上电复位

开机三态

当输出被连接到5 V总线总线无负载电流

负边沿触发时钟输入

闩锁保护：

JESD78 ：超过500 mA。

ESD保护：

MIL STD 883方法3015 ：超过2000 V

CDM JESD22 - C101 - C超过1000 V

飞利浦半导体

74LVT16500A

3.3 V 18位通用总线收发器;三态

3.订购信息

表1中。

订购信息

包

温度范围名称

74LVT16500ADGG

74LVT16500ADL

40 °C

+85

°C

40 °C

+85

°C

TSSOP56

SSOP56

描述

塑料薄小外形封装; 56线索;

体宽6.1毫米

塑料小外形封装; 56线索;

体宽7.5毫米

VERSION

SOT364-1

SOT371-1

类型编号

4.功能图

OEAB

CPAB

LEAB

OEBA

CPBA

LEBA

30 28 27 55 2

CPBA

LEBA

OEBA

LEAB

CPAB

OEAB

A10

A11

A12

A13

A14

A15

A16

A17

EN1

2C3

EN4

5C6

B10

B11

B12

B13

B14

B15

B16

B17

B10

B11

B12

B13

B14

B15

B16

B17

A10

A11

A12

A13

A14

A15

A16

A17

001aaf038

001aaf039

图1.逻辑符号

图2. IEC逻辑符号

74LVT16500A_3

产品数据表

牧师03 - 2006年5月29日

2 19

飞利浦半导体

74LVT16500A

3.3 V 18位通用总线收发器;三态

OEAB

CPAB

LEAB

LEBA

CPBA

OEBA

CLK

17其他渠道

001aaf035

图3.逻辑图

74LVT16500A_3

产品数据表

牧师03 - 2006年5月29日

3 19

飞利浦半导体

74LVT16500A

3.3 V 18位通用总线收发器;三态

5.管脚信息

5.1钢钉

74LVT16500A

OEAB

LEAB

GND

56 GND

55 CPAB

54 B0

53 GND

52 B1

51 B2

50 V

49 B3

48 B4

47 B5

46 GND

45 B6

44 B7

43 B8

42 B9

41 B10

40 B11

39 GND

38 B12

37 B13

36 B14

35 V

34 B15

33 B16

32 GND

31 B17

30 CPBA

29 GND

001aaf040

A5 10

GND 11

A6 12

A7 13

A8 14

A9 15

A10 16

A11 17

GND 18

A12 19

A13 20

A14 21

A15 23

A16 24

GND 25

A17 26

OEBA 27

LEBA 28

图4.引脚CON组fi guration

5.2引脚说明

表2中。

符号

OEAB

LEAB

GND

74LVT16500A_3

引脚说明

针

描述

A到B输出使能输入

A到B锁存使能输入

数据输入/输出A0

接地（ 0 V ）

数据输入/输出A1

数据输入/输出A2的

电源电压

产品数据表

牧师03 - 2006年5月29日

4 19

飞利浦半导体

74LVT16500A

3.3 V 18位通用总线收发器;三态

引脚说明

- 续

针

描述

数据输入/输出的A3

数据输入/输出的A4

数据输入/输出的A5

接地（ 0 V ）

数据输入/输出的A6

数据输入/输出A7

数据输入/输出A8

数据输入/输出A9

数据输入/输出的A10

数据输入/输出A11

接地（ 0 V ）

数据输入/输出A12

数据输入/输出A13

数据输入/输出A14

电源电压

数据输入/输出A15

数据输入/输出A16

接地（ 0 V ）

数据输入/输出A17

B对A输出使能输入（低电平有效）

B对A锁存使能输入

接地（ 0 V ）

B对时钟输入（下降沿）

数据输入/输出B17

接地（ 0 V ）

数据输入/输出的B16

数据输入/输出B15

电源电压

数据输入/输出B14

数据输入/输出B13

数据输入/输出B12

接地（ 0 V ）

数据输入/输出B11

数据输入/输出B10

数据输入/输出的B9

数据输入/输出B8

数据输入/输出的B7

数据输入/输出B6

接地（ 0 V ）

数据输入/输出B5

数据输入/输出B4

表2中。

符号

GND

A10

A11

GND

A12

A13

A14

A15

A16

GND

A17

OEBA

LEBA

GND

CPBA

B17

GND

B16

B15

B14

B13

B12

GND

B11

B10

GND

74LVT16500A_3

产品数据表

牧师03 - 2006年5月29日

5 19