飞利浦半导体
产品speci fi cation
八路收发器/寄存器使能双（三态）
74LVC652
*特点
1.2V至3.6V的宽电源电压范围
按照JEDEC标准没有。 8-1A
CMOS低功耗
直接接口与TTL电平
宽容的5伏特的输入/输出，与5伏逻辑接口
描述
该74LVC652是一款高性能，低功耗，低电压
硅栅CMOS器件，优于最先进的CMOS
兼容TTL家庭。
输入可以驱动从3.3V或5.0V的设备。三态
操作时，输出可以处理5V 。此功能允许使用
这些设备中的混合3.3V / 5V环境的翻译。
该74LVC652由8非反相总线收发器电路
具有三态输出， D型双稳态多谐振荡器和控制电路布置
对于复用的传输数据的直接从内部
寄存器。在“A”或“B”或两条总线的数据，将被存储在
内部寄存器，在适当的时钟输入（ CPAB或CPBA ）
无论选择输入（ SAB和SBA）或输出使能
（ OEAB和OEBA ）控制输入。根据选择输入
SAB和SBA数据可以直接从输入到输出端（实时
模式），或者数据可以由时钟（存储模式进行控制） ，这是
当OEN输入该工作模式允许。输出
使能输入OEAB和OEBA确定的操作模式
该收发器。
当OEAB为低，从一个没有数据传输到Bn是可能的
当OEBA为高，不存在数据传输从Bn的至
一个可能的。当SAB和SBA是在实时传输模式，
但也可以存储数据，而不使用内部的D型
通过同时使OEAB和OEBA触发器。在这
配置每路输出加强投入。
快速参考数据
GND = 0V ;吨
AMB
= 25°C ;吨
r
= t
f
v2.5
ns
符号
参数
t
PHL
/t
PLH
f
最大
C
I
C
PD
传播延迟
A
n
到B
n
; B
n
到A
n
最大时钟频率
输入电容
每个锁存器的功率耗散电容
注意事项1， 2
条件
C
L
= 50pF的
V
CC
= 3.3V
典型
5.0
150
5.0
45
单位
ns
兆赫
pF
pF
注意事项：
1. C
PD
被用于确定所述动态功耗（P
D
in
W)
V
CC2
架F
i
)Σ
(C
L
V
CC2
f
o
）其中：
P
D
= C
PD
f
i
=以MHz输入频率;
L
=以pF输出负载电容;
f
o
=以MHz输出频率; V
CC
在V =电源电压;
Σ
(C
L
V
CC2
f
o
） =的输出的总和。
2.条件为V
I
= GND到V
CC.
订购以及封装资料
套餐
24引脚塑料SO
24引脚塑封SSOP II型
24引脚塑料TSSOP I型
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
北外
AMERICA
74LVC652
74LVC652 DB
74LVC652 PW
北美
74LVC652
74LVC652 DB
4LVC652PW DH
PKG 。 DWG 。 ＃
SOT137-1
SOT340-1
SOT355-1
1998年07月29日
2
853-2104 19803
QQ：2880707522 复制
