【集成电路数据表74LVC162373A;74LVCH162373A16位D型透明锁存器;30串联端接】,IC型号74LVC162373ADGG,74LVC162373ADGG PDF资料,74LVC162373ADGG经销商,ic,电子元器件-51电子网

集成电路

数据表

74LVC162373A;

74LVCH162373A

16位D型透明锁存器;

30

串联端接电阻器;

5 V容限输入/输出;三态

产品speci fi cation

取代1999年的数据8月5日

2004年2月5日

飞利浦半导体

产品speci fi cation

16位D型透明锁存器;三十

串联终端74LVC162373A ;

电阻器; 5 V容限输入/输出;三态

74LVCH162373A

特点

与5 V逻辑接口可承受5V的输入/输出

宽电源电压范围为1.2 3.6 V

CMOS低功耗

MULTIBYTE溢流，通过标准引脚输出架构

低电感多个电源和地引脚

最小噪声和接地反弹

直接接口与TTL电平

所有数据输入都bushold （ 74LVCH162373A只）

高阻抗当V

CC

= 0 V

符合JEDEC标准没有。 8-1A

ESD保护：

HBM EIA / JESD22 - A114 - A超过2000 V

MM EIA / JESD22 - A115 - A超过200 V.

从指定的

40

+85

°C

和

40

+125

°C.

描述

该74LVC （H） 162373A是一个16位D型透明

锁存器具有独立的D型输入，每个锁存器和

三态输出的总线型应用。一个锁存器

使能（引脚NLE）输入和一个输出使能（引脚NOE ）

提供给每个八进制。输入可以驱动

无论是3.3或5 V设备。三态运行，输出可

处理5 V.这些特点使这些设备的使用

在混合3.3至5伏的环境。

该74LVC （H ） 162373A由2节八

D型透明锁存器具有三态输出的真实。当

销NLE为高电平时，在相应的数据输入端的数据

（引脚NDN ）输入锁存器。在该状态下，闩锁

是透明的，即，锁存器的输出将改变每个时间

它的相应的数据输入的变化。

当引脚NLE为低电平时，锁存器存储信息

这是出现在数据输入一设定时间前

销NLE的高到低的跳变。当引脚NOE是

低，这八个锁存器的内容可在

输出。当引脚NOE为高电平时，输出去的

高阻关断状态。该NOE输入的操作

不影响锁存器的状态。

该74LVCH162373A bushold数据输入消除

无需外部上拉电阻持有未使用的输入。

该74LVC （H） 162373A设计有30

系列

终端电阻器在高和低的输出级，以

降低线路噪声。

快速参考数据

GND = 0 V ;吨

AMB

= 25

°C;

t

r

= t

f

≤

2.5纳秒

符号

t

PHL

/t

PLH

t

PZH

/t

PZL

t

PHZ

/t

PLZ

C

I

C

PD

参数

传播延迟NDN到NQN

传播延迟到非编NQN

条件

C

L

= 50 pF的; V

CC

= 3.3 V

C

L

= 50 pF的; V

CC

= 3.3 V

典型

3.3

3.5

4.0

3.4

5.0

V

CC

= 3.3 V ;注1和2

输出启用

输出禁用

笔记

1. C

PD

被用于确定所述动态功耗（P

D

in

W).

P

D

= C

PD

×

V

CC2

×

f

i

×

N +

Σ(C

L

×

V

CC2

×

f

o

）其中：

f

i

=以MHz输入频率;

f

o

=以MHz输出频率;

C

L

=以pF输出负载电容;

2004年2月5日

2

26

19

pF

ns

pF

单位

三态输出使能时间NOE到NQN

L

= 50 pF的; V

CC

= 3.3 V

三态输出禁止时间NOE到NQN

L

= 50 pF的; V

CC

= 3.3 V

输入电容

每个锁存器的功耗

飞利浦半导体

产品speci fi cation

16位D型透明锁存器;三十

系列终端

电阻器; 5 V容限输入/输出;三态

V

CC

=伏特的供电电压;

N =总负荷开关量输出;

Σ(C

L

×

V

CC2

×

f

o

） =的输出的总和。

2.条件为V

I

= GND到V

CC

.

订购信息

类型编号

74LVC162373ADGG

74LVCH162373ADGG

74LVC162373ADL

74LVCH162373ADL

功能表

每八比特部分;注1

输入

操作模式

诺埃

启用和读取寄存器（透明模式）

锁存器和寄存器读

锁存器和输出禁用

L

H

记

1. H =高电压电平;

H =高电平电压电平一个建立时间之前的高到低的LE的过渡;

L =低电压电平;

升=低电压电平的一个建立时间之前的高到低的LE的过渡;

Z =高阻关断状态。

NLE

H

L

NDN

L

H

l

h

l

h

温度

范围

40

+125

°C

40

+125

°C

40

+125

°C

40

+125

°C

74LVC162373A;

74LVCH162373A

包

引脚

48

包

TSSOP48

SSOP48

材料

塑料

CODE

SOT362-1

SOT370-1

国内

LATCH

L

H

L

H

L

H

输出NQN

L

H

L

H

Z

2004年2月5日

3

飞利浦半导体

产品speci fi cation

16位D型透明锁存器;三十

系列终端

电阻器; 5 V容限输入/输出;三态

钉扎

符号

1OE

1Q0

1Q1

GND

1Q2

1Q3

V

CC

1Q4

1Q5

1Q6

1Q7

2Q0

2Q1

2Q2

2Q3

2Q4

2Q5

2Q6

2Q7

2OE

2LE

2D7

2D6

2D5

2D4

2D3

2D2

2D1

2D0

1D7

1D6

1D5

1D4

1D3

1D2

针

1

2

3

4, 10, 15, 21, 28,

34, 39, 45

5

6

7, 18, 31, 42

8

9

11

12

13

14

16

17

19

20

22

23

24

25

26

27

29

30

32

33

35

36

37

38

40

41

43

44

描述

输出使能输入

（低电平有效）

数据输出

接地（ 0 V ）

数据输出

电源电压

数据输出

输出使能输入

（低电平有效）

锁存使能输入

（高电平有效）

数据输入

1OE

1Q0

1Q1

GND

1Q2

1Q3

V

CC

1Q4

1Q5

1

2

3

4

5

6

7

8

9

74LVC162373A;

74LVCH162373A

描述

数据输入

锁存使能输入

（高电平有效）

符号

1D1

1D0

1LE

针

46

47

48

48 1LE

47 1D0

46 1D1

45 GND

44 1D2

43 1D3

42 V

CC

41 1D4

40 1D5

39 GND

38 1D6

37 1D7

36 2D0

35 2D1

34 GND

33 2D2

32 2D3

31 V

CC

30 2D4

29 2D5

28 GND

27 2D6

26 2D7

25 2LE

001aaa336

GND 10

1Q6 11

1Q7 12

2Q0 13

2Q1 14

GND 15

2Q2 16

2Q3 17

V

CC

18

2Q4 19

2Q5 20

GND 21

2Q6 22

2Q7 23

2OE 24

162373A

Fig.1引脚配置SSOP48和TSSOP48 。

2004年2月5日

4

飞利浦半导体

产品speci fi cation

16位D型透明锁存器;三十

系列终端

电阻器; 5 V容限输入/输出;三态

74LVC162373A;

74LVCH162373A

手册，全页宽

1D0

D

Q

1Q0

2D0

D

Q

2Q0

LATCH

1

LE

LATCH

9

LE

1LE

1OE

TO 7其他渠道

2LE

2OE

TO 7其他渠道

MGU769

图2的逻辑图。

1

24

1OE

1LE

1

48

24

25

47

46

44

43

41

40

38

37

36

35

33

32

30

29

27

26

1EN

C3

2EN

C4

3D

1

2

3

5

6

8

9

11

12

4D

2

13

14

16

17

19

20

22

23

mgu770

1OE

47

46

44

43

41

40

38

37

36

35

33

32

30

29

27

26

1D0

1D1

1D2

1D3

1D4

1D5

1D6

1D7

2D0

2D1

2D2

2D3

2D4

2D5

2D6

2D7

1LE

48

2OE

1Q0

1Q1

1Q2

1Q3

1Q4

1Q5

1Q6

1Q7

2Q0

2Q1

2Q2

2Q3

2Q4

2Q5

2Q6

2Q7

2LE

25

mgu768

2OE

2

3

5

6

8

9

11

12

13

14

16

17

19

20

22

23

1D0

1D1

1D2

1D3

1D4

1D5

1D6

1D7

2D0

2D1

2D2

2D3

2D4

2D5

2D6

2D7

2LE

1Q0

1Q1

1Q2

1Q3

1Q4

1Q5

1Q6

1Q7

2Q0

2Q1

2Q2

2Q3

2Q4

2Q5

2Q6

2Q7

图3逻辑符号。

图4逻辑符号（ IEEE / IEC ）。

2004年2月5日

5

集成电路

数据表

74LVC162373A;

74LVCH162373A

16位D型透明锁存器;

30

串联端接电阻器;

5 V容限输入/输出;三态

产品speci fi cation

取代1999年的数据8月5日

2004年2月5日

飞利浦半导体

产品speci fi cation

16位D型透明锁存器;三十

串联终端74LVC162373A ;

电阻器; 5 V容限输入/输出;三态

74LVCH162373A

特点

与5 V逻辑接口可承受5V的输入/输出

宽电源电压范围为1.2 3.6 V

CMOS低功耗

MULTIBYTE溢流，通过标准引脚输出架构

低电感多个电源和地引脚

最小噪声和接地反弹

直接接口与TTL电平

所有数据输入都bushold （ 74LVCH162373A只）

高阻抗当V

CC

= 0 V

符合JEDEC标准没有。 8-1A

ESD保护：

HBM EIA / JESD22 - A114 - A超过2000 V

MM EIA / JESD22 - A115 - A超过200 V.

从指定的

40

+85

°C

和

40

+125

°C.

描述

该74LVC （H） 162373A是一个16位D型透明

锁存器具有独立的D型输入，每个锁存器和

三态输出的总线型应用。一个锁存器

使能（引脚NLE）输入和一个输出使能（引脚NOE ）

提供给每个八进制。输入可以驱动

无论是3.3或5 V设备。三态运行，输出可

处理5 V.这些特点使这些设备的使用

在混合3.3至5伏的环境。

该74LVC （H ） 162373A由2节八

D型透明锁存器具有三态输出的真实。当

销NLE为高电平时，在相应的数据输入端的数据

（引脚NDN ）输入锁存器。在该状态下，闩锁

是透明的，即，锁存器的输出将改变每个时间

它的相应的数据输入的变化。

当引脚NLE为低电平时，锁存器存储信息

这是出现在数据输入一设定时间前

销NLE的高到低的跳变。当引脚NOE是

低，这八个锁存器的内容可在

输出。当引脚NOE为高电平时，输出去的

高阻关断状态。该NOE输入的操作

不影响锁存器的状态。

该74LVCH162373A bushold数据输入消除

无需外部上拉电阻持有未使用的输入。

该74LVC （H） 162373A设计有30

系列

终端电阻器在高和低的输出级，以

降低线路噪声。

快速参考数据

GND = 0 V ;吨

AMB

= 25

°C;

t

r

= t

f

≤

2.5纳秒

符号

t

PHL

/t

PLH

t

PZH

/t

PZL

t

PHZ

/t

PLZ

C

I

C

PD

参数

传播延迟NDN到NQN

传播延迟到非编NQN

条件

C

L

= 50 pF的; V

CC

= 3.3 V

C

L

= 50 pF的; V

CC

= 3.3 V

典型

3.3

3.5

4.0

3.4

5.0

V

CC

= 3.3 V ;注1和2

输出启用

输出禁用

笔记

1. C

PD

被用于确定所述动态功耗（P

D

in

W).

P

D

= C

PD

×

V

CC2

×

f

i

×

N +

Σ(C

L

×

V

CC2

×

f

o

）其中：

f

i

=以MHz输入频率;

f

o

=以MHz输出频率;

C

L

=以pF输出负载电容;

2004年2月5日

2

26

19

pF

ns

pF

单位

三态输出使能时间NOE到NQN

L

= 50 pF的; V

CC

= 3.3 V

三态输出禁止时间NOE到NQN

L

= 50 pF的; V

CC

= 3.3 V

输入电容

每个锁存器的功耗

飞利浦半导体

产品speci fi cation

16位D型透明锁存器;三十

系列终端

电阻器; 5 V容限输入/输出;三态

V

CC

=伏特的供电电压;

N =总负荷开关量输出;

Σ(C

L

×

V

CC2

×

f

o

） =的输出的总和。

2.条件为V

I

= GND到V

CC

.

订购信息

类型编号

74LVC162373ADGG

74LVCH162373ADGG

74LVC162373ADL

74LVCH162373ADL

功能表

每八比特部分;注1

输入

操作模式

诺埃

启用和读取寄存器（透明模式）

锁存器和寄存器读

锁存器和输出禁用

L

H

记

1. H =高电压电平;

H =高电平电压电平一个建立时间之前的高到低的LE的过渡;

L =低电压电平;

升=低电压电平的一个建立时间之前的高到低的LE的过渡;

Z =高阻关断状态。

NLE

H

L

NDN

L

H

l

h

l

h

温度

范围

40

+125

°C

40

+125

°C

40

+125

°C

40

+125

°C

74LVC162373A;

74LVCH162373A

包

引脚

48

包

TSSOP48

SSOP48

材料

塑料

CODE

SOT362-1

SOT370-1

国内

LATCH

L

H

L

H

L

H

输出NQN

L

H

L

H

Z

2004年2月5日

3

飞利浦半导体

产品speci fi cation

16位D型透明锁存器;三十

系列终端

电阻器; 5 V容限输入/输出;三态

钉扎

符号

1OE

1Q0

1Q1

GND

1Q2

1Q3

V

CC

1Q4

1Q5

1Q6

1Q7

2Q0

2Q1

2Q2

2Q3

2Q4

2Q5

2Q6

2Q7

2OE

2LE

2D7

2D6

2D5

2D4

2D3

2D2

2D1

2D0

1D7

1D6

1D5

1D4

1D3

1D2

针

1

2

3

4, 10, 15, 21, 28,

34, 39, 45

5

6

7, 18, 31, 42

8

9

11

12

13

14

16

17

19

20

22

23

24

25

26

27

29

30

32

33

35

36

37

38

40

41

43

44

描述

输出使能输入

（低电平有效）

数据输出

接地（ 0 V ）

数据输出

电源电压

数据输出

输出使能输入

（低电平有效）

锁存使能输入

（高电平有效）

数据输入

1OE

1Q0

1Q1

GND

1Q2

1Q3

V

CC

1Q4

1Q5

1

2

3

4

5

6

7

8

9

74LVC162373A;

74LVCH162373A

描述

数据输入

锁存使能输入

（高电平有效）

符号

1D1

1D0

1LE

针

46

47

48

48 1LE

47 1D0

46 1D1

45 GND

44 1D2

43 1D3

42 V

CC

41 1D4

40 1D5

39 GND

38 1D6

37 1D7

36 2D0

35 2D1

34 GND

33 2D2

32 2D3

31 V

CC

30 2D4

29 2D5

28 GND

27 2D6

26 2D7

25 2LE

001aaa336

GND 10

1Q6 11

1Q7 12

2Q0 13

2Q1 14

GND 15

2Q2 16

2Q3 17

V

CC

18

2Q4 19

2Q5 20

GND 21

2Q6 22

2Q7 23

2OE 24

162373A

Fig.1引脚配置SSOP48和TSSOP48 。

2004年2月5日

4

飞利浦半导体

产品speci fi cation

16位D型透明锁存器;三十

系列终端

电阻器; 5 V容限输入/输出;三态

74LVC162373A;

74LVCH162373A

手册，全页宽

1D0

D

Q

1Q0

2D0

D

Q

2Q0

LATCH

1

LE

LATCH

9

LE

1LE

1OE

TO 7其他渠道

2LE

2OE

TO 7其他渠道

MGU769

图2的逻辑图。

1

24

1OE

1LE

1

48

24

25

47

46

44

43

41

40

38

37

36

35

33

32

30

29

27

26

1EN

C3

2EN

C4

3D

1

2

3

5

6

8

9

11

12

4D

2

13

14

16

17

19

20

22

23

mgu770

1OE

47

46

44

43

41

40

38

37

36

35

33

32

30

29

27

26

1D0

1D1

1D2

1D3

1D4

1D5

1D6

1D7

2D0

2D1

2D2

2D3

2D4

2D5

2D6

2D7

1LE

48

2OE

1Q0

1Q1

1Q2

1Q3

1Q4

1Q5

1Q6

1Q7

2Q0

2Q1

2Q2

2Q3

2Q4

2Q5

2Q6

2Q7

2LE

25

mgu768

2OE

2

3

5

6

8

9

11

12

13

14

16

17

19

20

22

23

1D0

1D1

1D2

1D3

1D4

1D5

1D6

1D7

2D0

2D1

2D2

2D3

2D4

2D5

2D6

2D7

2LE

1Q0

1Q1

1Q2

1Q3

1Q4

1Q5

1Q6

1Q7

2Q0

2Q1

2Q2

2Q3

2Q4

2Q5

2Q6

2Q7

图3逻辑符号。

图4逻辑符号（ IEEE / IEC ）。

2004年2月5日

5