集成电路
数据表
74LVC162244A ; 74LVCH162244A
16位缓冲器/线路驱动器， 30
系列
终端电阻; 5 V宽容
输入/输出;三态
产品speci fi cation
取代1998年的数据02月17日
2003年12月12
飞利浦半导体
产品speci fi cation
16位缓冲器/线路驱动器， 30
系列终端
电阻器; 5 V容限输入/输出;三态
特点
与5 V逻辑接口可承受5V的输入/输出
宽电源电压范围为1.2 3.6 V
CMOS低功耗
MULTIBYTE溢流，通过标准引脚输出架构
低电感多个电源和地引脚
最小噪声和接地反弹
直接接口与TTL电平
输入接收电压高达5.5 V
综合30
终端电阻
所有数据输入都bushold （ 74LVCH162244A只）
符合JEDEC标准没有。 8-1A
ESD保护：
HBM EIA / JESD22 - A114 - A超过2000 V
MM EIA / JESD22 - A115 - A超过200 V.
从指定的
40
+85
°C
和
40
+125
°C.
描述
74LVC162244A;
74LVCH162244A
该74LVC （H ） 162244A是一款高性能，低功耗，
低电压，硅栅CMOS器件，优于最
先进的CMOS兼容TTL家庭。输入可以是
无论从3.3或5V器件驱动。三态运行，
输出可处理5 V.这些特性允许使用
这些设备作为混合3.3和5 V环境。
该74LVC （H） 162244A是一个16位的非反相缓冲器/线
司机与3态输出。该装置可被用作4
4位的缓冲器，两个8位缓冲器或一个16位缓冲器。该
三态输出由输出使能控制输入
10E， 2OE ， 3Oe时和如图40E所示。在NOE A HIGH导致
输出呈现高阻关断状态。
该74LVCH162244A bushold数据输入消除
需要外部终端电阻持有未使用
输入。
该74LVC （H） 162244A设计有30
系列
终端电阻的高和低输出级
以降低线路噪声。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
≤
2.5纳秒。
符号
t
PHL
/t
PLH
t
PZH
/t
PZL
t
PHZ
/t
PLZ
C
I
C
PD
参数
传播延迟楠NYN
三态输出使能时间NOE到NYN
三态输出禁止时间NOE到NYN
输入电容
每门功率耗散电容
V
CC
= 3.3 V ;注1和2
输出启用
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
×
N +
Σ(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=伏特的供电电压;
N =总负荷开关量输出;
Σ(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.条件为V
I
= GND到V
CC
.
12
4.0
pF
pF
条件
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
典型
3.0
3.5
2.8
5.0
ns
ns
ns
pF
单位
2003年12月12
2
集成电路
数据表
74LVC162244A ; 74LVCH162244A
16位缓冲器/线路驱动器， 30
系列
终端电阻; 5 V宽容
输入/输出;三态
产品speci fi cation
取代1998年的数据02月17日
2003年12月12
飞利浦半导体
产品speci fi cation
16位缓冲器/线路驱动器， 30
系列终端
电阻器; 5 V容限输入/输出;三态
特点
与5 V逻辑接口可承受5V的输入/输出
宽电源电压范围为1.2 3.6 V
CMOS低功耗
MULTIBYTE溢流，通过标准引脚输出架构
低电感多个电源和地引脚
最小噪声和接地反弹
直接接口与TTL电平
输入接收电压高达5.5 V
综合30
终端电阻
所有数据输入都bushold （ 74LVCH162244A只）
符合JEDEC标准没有。 8-1A
ESD保护：
HBM EIA / JESD22 - A114 - A超过2000 V
MM EIA / JESD22 - A115 - A超过200 V.
从指定的
40
+85
°C
和
40
+125
°C.
描述
74LVC162244A;
74LVCH162244A
该74LVC （H ） 162244A是一款高性能，低功耗，
低电压，硅栅CMOS器件，优于最
先进的CMOS兼容TTL家庭。输入可以是
无论从3.3或5V器件驱动。三态运行，
输出可处理5 V.这些特性允许使用
这些设备作为混合3.3和5 V环境。
该74LVC （H） 162244A是一个16位的非反相缓冲器/线
司机与3态输出。该装置可被用作4
4位的缓冲器，两个8位缓冲器或一个16位缓冲器。该
三态输出由输出使能控制输入
10E， 2OE ， 3Oe时和如图40E所示。在NOE A HIGH导致
输出呈现高阻关断状态。
该74LVCH162244A bushold数据输入消除
需要外部终端电阻持有未使用
输入。
该74LVC （H） 162244A设计有30
系列
终端电阻的高和低输出级
以降低线路噪声。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
≤
2.5纳秒。
符号
t
PHL
/t
PLH
t
PZH
/t
PZL
t
PHZ
/t
PLZ
C
I
C
PD
参数
传播延迟楠NYN
三态输出使能时间NOE到NYN
三态输出禁止时间NOE到NYN
输入电容
每门功率耗散电容
V
CC
= 3.3 V ;注1和2
输出启用
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
×
N +
Σ(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=伏特的供电电压;
N =总负荷开关量输出;
Σ(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.条件为V
I
= GND到V
CC
.
12
4.0
pF
pF
条件
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
典型
3.0
3.5
2.8
5.0
ns
ns
ns
pF
单位
2003年12月12
2
集成电路
数据表
74LVC162244A ; 74LVCH162244A
16位缓冲器/线路驱动器， 30
系列
终端电阻; 5 V宽容
输入/输出;三态
产品speci fi cation
取代1998年的数据02月17日
2003年12月12
飞利浦半导体
产品speci fi cation
16位缓冲器/线路驱动器， 30
系列终端
电阻器; 5 V容限输入/输出;三态
特点
与5 V逻辑接口可承受5V的输入/输出
宽电源电压范围为1.2 3.6 V
CMOS低功耗
MULTIBYTE溢流，通过标准引脚输出架构
低电感多个电源和地引脚
最小噪声和接地反弹
直接接口与TTL电平
输入接收电压高达5.5 V
综合30
终端电阻
所有数据输入都bushold （ 74LVCH162244A只）
符合JEDEC标准没有。 8-1A
ESD保护：
HBM EIA / JESD22 - A114 - A超过2000 V
MM EIA / JESD22 - A115 - A超过200 V.
从指定的
40
+85
°C
和
40
+125
°C.
描述
74LVC162244A;
74LVCH162244A
该74LVC （H ） 162244A是一款高性能，低功耗，
低电压，硅栅CMOS器件，优于最
先进的CMOS兼容TTL家庭。输入可以是
无论从3.3或5V器件驱动。三态运行，
输出可处理5 V.这些特性允许使用
这些设备作为混合3.3和5 V环境。
该74LVC （H） 162244A是一个16位的非反相缓冲器/线
司机与3态输出。该装置可被用作4
4位的缓冲器，两个8位缓冲器或一个16位缓冲器。该
三态输出由输出使能控制输入
10E， 2OE ， 3Oe时和如图40E所示。在NOE A HIGH导致
输出呈现高阻关断状态。
该74LVCH162244A bushold数据输入消除
需要外部终端电阻持有未使用
输入。
该74LVC （H） 162244A设计有30
系列
终端电阻的高和低输出级
以降低线路噪声。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
≤
2.5纳秒。
符号
t
PHL
/t
PLH
t
PZH
/t
PZL
t
PHZ
/t
PLZ
C
I
C
PD
参数
传播延迟楠NYN
三态输出使能时间NOE到NYN
三态输出禁止时间NOE到NYN
输入电容
每门功率耗散电容
V
CC
= 3.3 V ;注1和2
输出启用
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
×
N +
Σ(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=伏特的供电电压;
N =总负荷开关量输出;
Σ(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.条件为V
I
= GND到V
CC
.
12
4.0
pF
pF
条件
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
典型
3.0
3.5
2.8
5.0
ns
ns
ns
pF
单位
2003年12月12
2
集成电路
数据表
74LVC162244A ; 74LVCH162244A
16位缓冲器/线路驱动器， 30
系列
终端电阻; 5 V宽容
输入/输出;三态
产品speci fi cation
取代1998年的数据02月17日
2003年12月12
飞利浦半导体
产品speci fi cation
16位缓冲器/线路驱动器， 30
系列终端
电阻器; 5 V容限输入/输出;三态
特点
与5 V逻辑接口可承受5V的输入/输出
宽电源电压范围为1.2 3.6 V
CMOS低功耗
MULTIBYTE溢流，通过标准引脚输出架构
低电感多个电源和地引脚
最小噪声和接地反弹
直接接口与TTL电平
输入接收电压高达5.5 V
综合30
终端电阻
所有数据输入都bushold （ 74LVCH162244A只）
符合JEDEC标准没有。 8-1A
ESD保护：
HBM EIA / JESD22 - A114 - A超过2000 V
MM EIA / JESD22 - A115 - A超过200 V.
从指定的
40
+85
°C
和
40
+125
°C.
描述
74LVC162244A;
74LVCH162244A
该74LVC （H ） 162244A是一款高性能，低功耗，
低电压，硅栅CMOS器件，优于最
先进的CMOS兼容TTL家庭。输入可以是
无论从3.3或5V器件驱动。三态运行，
输出可处理5 V.这些特性允许使用
这些设备作为混合3.3和5 V环境。
该74LVC （H） 162244A是一个16位的非反相缓冲器/线
司机与3态输出。该装置可被用作4
4位的缓冲器，两个8位缓冲器或一个16位缓冲器。该
三态输出由输出使能控制输入
10E， 2OE ， 3Oe时和如图40E所示。在NOE A HIGH导致
输出呈现高阻关断状态。
该74LVCH162244A bushold数据输入消除
需要外部终端电阻持有未使用
输入。
该74LVC （H） 162244A设计有30
系列
终端电阻的高和低输出级
以降低线路噪声。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
≤
2.5纳秒。
符号
t
PHL
/t
PLH
t
PZH
/t
PZL
t
PHZ
/t
PLZ
C
I
C
PD
参数
传播延迟楠NYN
三态输出使能时间NOE到NYN
三态输出禁止时间NOE到NYN
输入电容
每门功率耗散电容
V
CC
= 3.3 V ;注1和2
输出启用
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
×
N +
Σ(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=伏特的供电电压;
N =总负荷开关量输出;
Σ(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.条件为V
I
= GND到V
CC
.
12
4.0
pF
pF
条件
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
典型
3.0
3.5
2.8
5.0
ns
ns
ns
pF
单位
2003年12月12
2
集成电路
数据表
74LVC162244A ; 74LVCH162244A
16位缓冲器/线路驱动器， 30
系列
终端电阻; 5 V宽容
输入/输出;三态
产品speci fi cation
取代1998年的数据02月17日
2003年12月12
飞利浦半导体
产品speci fi cation
16位缓冲器/线路驱动器， 30
系列终端
电阻器; 5 V容限输入/输出;三态
特点
与5 V逻辑接口可承受5V的输入/输出
宽电源电压范围为1.2 3.6 V
CMOS低功耗
MULTIBYTE溢流，通过标准引脚输出架构
低电感多个电源和地引脚
最小噪声和接地反弹
直接接口与TTL电平
输入接收电压高达5.5 V
综合30
终端电阻
所有数据输入都bushold （ 74LVCH162244A只）
符合JEDEC标准没有。 8-1A
ESD保护：
HBM EIA / JESD22 - A114 - A超过2000 V
MM EIA / JESD22 - A115 - A超过200 V.
从指定的
40
+85
°C
和
40
+125
°C.
描述
74LVC162244A;
74LVCH162244A
该74LVC （H ） 162244A是一款高性能，低功耗，
低电压，硅栅CMOS器件，优于最
先进的CMOS兼容TTL家庭。输入可以是
无论从3.3或5V器件驱动。三态运行，
输出可处理5 V.这些特性允许使用
这些设备作为混合3.3和5 V环境。
该74LVC （H） 162244A是一个16位的非反相缓冲器/线
司机与3态输出。该装置可被用作4
4位的缓冲器，两个8位缓冲器或一个16位缓冲器。该
三态输出由输出使能控制输入
10E， 2OE ， 3Oe时和如图40E所示。在NOE A HIGH导致
输出呈现高阻关断状态。
该74LVCH162244A bushold数据输入消除
需要外部终端电阻持有未使用
输入。
该74LVC （H） 162244A设计有30
系列
终端电阻的高和低输出级
以降低线路噪声。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
≤
2.5纳秒。
符号
t
PHL
/t
PLH
t
PZH
/t
PZL
t
PHZ
/t
PLZ
C
I
C
PD
参数
传播延迟楠NYN
三态输出使能时间NOE到NYN
三态输出禁止时间NOE到NYN
输入电容
每门功率耗散电容
V
CC
= 3.3 V ;注1和2
输出启用
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
×
N +
Σ(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=伏特的供电电压;
N =总负荷开关量输出;
Σ(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.条件为V
I
= GND到V
CC
.
12
4.0
pF
pF
条件
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
典型
3.0
3.5
2.8
5.0
ns
ns
ns
pF
单位
2003年12月12
2
集成电路
数据表
74LVC162244A ; 74LVCH162244A
16位缓冲器/线路驱动器， 30
系列
终端电阻; 5 V宽容
输入/输出;三态
产品speci fi cation
取代1998年的数据02月17日
2003年12月12
飞利浦半导体
产品speci fi cation
16位缓冲器/线路驱动器， 30
系列终端
电阻器; 5 V容限输入/输出;三态
特点
与5 V逻辑接口可承受5V的输入/输出
宽电源电压范围为1.2 3.6 V
CMOS低功耗
MULTIBYTE溢流，通过标准引脚输出架构
低电感多个电源和地引脚
最小噪声和接地反弹
直接接口与TTL电平
输入接收电压高达5.5 V
综合30
终端电阻
所有数据输入都bushold （ 74LVCH162244A只）
符合JEDEC标准没有。 8-1A
ESD保护：
HBM EIA / JESD22 - A114 - A超过2000 V
MM EIA / JESD22 - A115 - A超过200 V.
从指定的
40
+85
°C
和
40
+125
°C.
描述
74LVC162244A;
74LVCH162244A
该74LVC （H ） 162244A是一款高性能，低功耗，
低电压，硅栅CMOS器件，优于最
先进的CMOS兼容TTL家庭。输入可以是
无论从3.3或5V器件驱动。三态运行，
输出可处理5 V.这些特性允许使用
这些设备作为混合3.3和5 V环境。
该74LVC （H） 162244A是一个16位的非反相缓冲器/线
司机与3态输出。该装置可被用作4
4位的缓冲器，两个8位缓冲器或一个16位缓冲器。该
三态输出由输出使能控制输入
10E， 2OE ， 3Oe时和如图40E所示。在NOE A HIGH导致
输出呈现高阻关断状态。
该74LVCH162244A bushold数据输入消除
需要外部终端电阻持有未使用
输入。
该74LVC （H） 162244A设计有30
系列
终端电阻的高和低输出级
以降低线路噪声。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
≤
2.5纳秒。
符号
t
PHL
/t
PLH
t
PZH
/t
PZL
t
PHZ
/t
PLZ
C
I
C
PD
参数
传播延迟楠NYN
三态输出使能时间NOE到NYN
三态输出禁止时间NOE到NYN
输入电容
每门功率耗散电容
V
CC
= 3.3 V ;注1和2
输出启用
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
×
N +
Σ(C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=伏特的供电电压;
N =总负荷开关量输出;
Σ(C
L
×
V
CC2
×
f
o
） =的输出的总和。
2.条件为V
I
= GND到V
CC
.
12
4.0
pF
pF
条件
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
C
L
= 50 pF的; V
CC
= 3.3 V
典型
3.0
3.5
2.8
5.0
ns
ns
ns
pF
单位
2003年12月12
2
QQ：2880707522 复制
