集成电路
数据表
对于一个完整的数据资料,也请下载:
该IC06 74HC / HCT / HCU / HCMOS逻辑系列规格
该IC06 74HC / HCT / HCU / HCMOS逻辑包装信息
该IC06 74HC / HCT / HCU / HCMOS逻辑包装纲要
74HC/HCT4516
二进制加/减计数器
产品speci fi cation
在集成电路, IC06文件
1990年12月
飞利浦半导体
产品speci fi cation
二进制加/减计数器
特点
输出能力:标准
I
CC
类别: MSI
概述
该74HC / HCT4516是高速硅栅CMOS
设备,且引脚与“ 4516 ”的兼容
“ 4000B ”系列。它们是符合规定的
JEDEC标准没有。 7A 。
该74HC / HCT4516是边沿触发同步
上/下4位具有时钟输入( CP )的二进制计数器,一个
向上/向下计数控制输入( UP / DN ) ,一个低电平有效
计数使能输入( CE ) ,异步高电平有效
终端计数逻辑公式:
TC = CE 。 { ( UP / DN ) 。 Q
0
. Q
1
. Q
2
. Q
3
+ ( UP
DN)。 Q
0
. Q
1
. Q
2
. Q
3
}
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
= 6纳秒
74HC/HCT4516
并行加载输入( PL ) ,四个平行输入(D
0
到D
3
),四
并行输出(Q
0
以Q
3
) ,一个低电平有效的终端数
输出( TC )和压倒一切的异步主复位
输入( MR) 。
D上的信息
0
到D
3
被装入而PL中的计数器
是高的,独立的所有其他的输入条件除外
MR输入,它必须是低电平。当PL和CE是
低,在低到高的转变计数器的变化
的CP 。 UP / DOWN判断计数的方向,高
用于计数,低了倒计时。当计数
起来, TC为低电平时, Q
0
以Q
3
高, CE为低。
当倒计时, TC为低电平时, Q
0
以Q
3
和CE
低。上洋先生HIGH复位计数器(Q
0
to
Q
3
=所有其它输入条件LOW)无关。
典型
符号
t
PHL
/ t
PLH
f
最大
C
I
C
PD
笔记
1. C
PD
被用于确定所述动态功耗(P
D
in
W):
P
D
= C
PD
×
V
CC2
×
f
i
+ ∑
(C
L
×
V
CC2
×
f
o
)其中:
f
i
=输入MHz的频率
f
o
=输出MHz的频率
∑
(C
L
×
V
CC2
×
f
o
) =产出的总和
C
L
在PF =输出负载电容
V
CC
在V =电源电压
2.对于HC的条件为V
I
= GND到V
CC
对于HCT的条件为V
I
= GND到V
CC
1.5 V
参数
传播延迟CP到Q
n
最大时钟频率
输入电容
每个封装的功率耗散电容
注1和2
条件
HC
C
L
= 15 pF的; V
CC
= 5 V
19
45
3.5
59
HCT
19
57
3.5
61
ns
兆赫
pF
pF
单位
订购信息
SEE
“ 74HC / HCT / HCU / HCMOS逻辑封装信息” 。
1990年12月
2