集成电路
数据表
对于一个完整的数据资料，也请下载：
该IC06 74HC / HCT / HCU / HCMOS逻辑系列规格
该IC06 74HC / HCT / HCU / HCMOS逻辑包装信息
该IC06 74HC / HCT / HCU / HCMOS逻辑包装纲要
74HC/HCT237
3到8线译码器/多路分解器
与地址锁存器
产品speci fi cation
在集成电路， IC06文件
1990年12月
飞利浦半导体
产品speci fi cation
3至8线译码器/多路分解器与
地址锁存器
特点
结合了3至8译码器与3位锁存
多输入使能很容易地扩展或独立
控制
高电平有效互斥输出
输出能力：标准
I
CC
类别： MSI
概述
该74HC / HCT237是高速硅栅CMOS器件
引脚与低功率肖特基TTL兼容
（ LSTTL ） 。它们与JEDEC规定的遵守
没有标准。 7A 。
74HC/HCT237
该74HC / HCT237是3至8线解码器/解复用器
在与这三个地址输入锁存器（A
n
） 。在“ 237 ”
基本上结合了3至8译码器功能的带
3比特的存储锁存器。当锁存器被使能（LE =低） ，
在“ 237 ”作为一个3至8低电平有效的解码器。当
锁存使能（ LE ）从低到高，最后的数据
本在此转变前的输入，存储在
锁存器。而且地址变更被忽略，只要
LE仍然很高。
输出使能输入（E
1
与ê
2
）控制的状态
独立的地址输入或锁存器输出
操作。所有的输出为高电平，除非ê
1
为低和E
2
为高。
在“ 237 ”是非常适合实现
三态系统和选通不重叠的解码器
（存储地址）应用在公交导向系统。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
= 6纳秒
典型
符号
t
PHL
/ t
PLH
参数
传播延迟
A
n
为Y
n
LE为Y
n
E
1
为Y
n
E
2
为Y
n
C
I
C
PD
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W):
P
D
= C
PD
×
V
CC2
×
f
i
+ ∑
(C
L
×
V
CC2
×
f
o
）其中：
f
i
=输入MHz的频率
f
o
=输出MHz的频率
∑
(C
L
×
V
CC2
×
f
o
） =产出的总和
C
L
在PF =输出负载电容
V
CC
在V =电源电压
2.对于HC的条件为V
I
= GND到V
CC
对于HCT的条件为V
I
= GND到V
CC
1.5 V
订购信息
SEE
“ 74HC / HCT / HCU / HCMOS逻辑封装信息” 。
输入电容
每个封装的功率耗散电容
注1和2
条件
HC
C
L
= 15 pF的; V
CC
= 5 V
16
19
14
14
3.5
60
19
21
17
17
3.5
63
ns
ns
ns
ns
pF
pF
HCT
单位
1990年12月
2
飞利浦半导体
产品speci fi cation
3至8线译码器/多路分解器与
地址锁存器
引脚说明
PIN号
1, 2, 3
4
5
6
8
15, 14, 13, 12, 11, 10, 9, 7
16
符号
A
0
到A
2
LE
E
1
E
2
GND
Y
0
为Y
7
V
CC
名称和功能
数据输入
锁存使能输入（低电平有效）
数据使能输入（低电平有效）
数据使能输入（高电平有效）
接地（ 0 V ）
多路输出
正电源电压
74HC/HCT237
Fig.1引脚配置。
图2逻辑符号。
图3 IEC逻辑符号。
1990年12月
3
QQ：2881677436 复制
