集成电路
数据表
对于一个完整的数据资料，也请下载：
该IC06 74HC / HCT / HCU / HCMOS逻辑系列规格
该IC06 74HC / HCT / HCU / HCMOS逻辑包装信息
该IC06 74HC / HCT / HCU / HCMOS逻辑包装纲要
74HC/HCT166
8位并行输入/串行输出移位
注册
产品speci fi cation
在集成电路， IC06文件
1990年12月
飞利浦半导体
产品speci fi cation
8位并行输入/串行输出移位寄存器
特点
同步并行到串行的应用
同步串行数据输入，方便扩展
时钟使能“做什么”模式
异步主复位
对于异步并行数据装载看到“ 165 ”
输出能力：标准
I
CC
类别： MSI
概述
该74HC / HCT166是高速硅栅CMOS器件
引脚与低功率肖特基TTL兼容
（ LSTTL ） 。它们与JEDEC规定的遵守
没有标准。 7A 。
该74HC / HCT166是8位的移位寄存器，具有一个
完全选择同步串行或并行数据输入
74HC/HCT166
一个低电平有效使能并行（PE ）的输入。当PE是
不足一个建立时间之前低到高时钟
过渡，并行数据被输入到寄存器中。当
PE为HIGH时，数据被输入到内部位位置Q
0
从串行数据输入（D
s
） ，而其余位是
移一个位置向右侧（Q
0
→
Q
1
→
Q
2
用等）
每个正向时钟过渡。
此功能允许并行到串行转换器扩展
通过捆绑的Q
7
输出到D
s
随后输入
阶段。
时钟输入是一个门控-OR结构，允许一
输入要用作有源低时钟使能（CE）输入。
引脚分配为CP和CE输入可以是任意
并且可以逆转的布局方便。该
低到高的输入CE只应转型
而CP是高可预测的操作。一个低的
主复位（ MR）输入将覆盖所有其它输入和
清除异步寄存器，强制所有位的位置
到低状态。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
= 6纳秒
典型
符号
t
PHL
/ t
PLH
参数
传播延迟
CP到Q
7
MR到Q
7
最大时钟频率
输入电容
每个封装的功率耗散电容
注1和2
条件
HC
C
L
= 15 pF的; V
CC
= 5 V
15
14
63
3.5
41
20
19
50
3.5
41
ns
ns
兆赫
pF
pF
HCT
单位
f
最大
C
I
C
PD
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W):
P
D
= C
PD
×
V
CC2
×
f
i
+ ∑
(C
L
×
V
CC2
×
f
o
）其中：
f
i
=输入MHz的频率
f
o
=输出MHz的频率
∑
(C
L
×
V
CC2
×
f
o
） =产出的总和
C
L
在PF =输出负载电容
V
CC
在V =电源电压
2.对于HC的条件为V
I
= GND到V
CC
对于HCT的条件为V
I
= GND到V
CC
1.5 V
订购信息
SEE
“ 74HC / HCT / HCU / HCMOS逻辑封装信息” 。
1990年12月
2
飞利浦半导体
产品speci fi cation
8位并行输入/串行输出移位寄存器
引脚说明
PIN号
1
2, 3, 4, 5, 10, 11, 12, 14
6
7
8
9
13
15
16
符号
D
s
D
0
到D
7
CE
CP
GND
MR
Q
7
PE
V
CC
名称和功能
串行数据输入
并行数据输入
时钟使能输入（低电平有效）
74HC/HCT166
时钟输入端（低到高边缘触发）
接地（ 0 V ）
异步主复位（低电平有效）
从最后级的串行输出
同时使能输入（低电平有效）
正电源电压
Fig.1引脚配置。
图2逻辑符号。
图3 IEC逻辑符号。
1990年12月
3
飞利浦半导体
产品speci fi cation
8位并行输入/串行输出移位寄存器
74HC/HCT166
图4的功能框图。
功能表
输入
操作模式
PE
并行加载
串行移位
持有“什么都不做”
笔记
1. H =高电压电平
H =高电平电压电平一个建立时间之前的低到高的CP的过渡
L =低电压等级
我=低电压电平的一个建立时间之前的低到高的CP的过渡
Q =小写字母表示的参考输出一个建立时间之前的状态
低到高CP的过渡
X =无关
↑
=低到高CP的过渡
I
I
h
h
X
I
I
I
I
h
CE
↑
↑
↑
↑
X
CP
X
X
I
h
X
D
S
D
0
-D
7
I-I
h-h
X-X
X-X
X-X
L
H
L
H
q
0
Q
n
注册
Q
0
Q
1
-Q
6
L-L
H-H
q
0
- q
5
q
0
- q
5
q
1
- q
6
产量
Q
7
L
H
q
6
q
6
q
7
1990年12月
4
QQ：2880707522 复制
