74HC237
3至8线译码器，解复用器与地址锁存器
第4版 - 2011年1月10日
产品数据表
1.概述
该74HC237是高速硅栅CMOS器件并具有低功率管脚兼容
肖特基TTL （ LSTTL ） 。该74HC237是符合JEDEC特定网络版
没有标准。 7A 。
该74HC237是3至8线译码器，解复用器与锁存器的三个地址
输入（一个） 。该74HC237基本上结合了3至8译码器功能与一个3位
存储锁存器。当锁存器被使能（LE =低）时， 74HC237作为一个3至8个活性
LOW解码器。当锁存使能（ LE）的推移从低到高时，最后的数据本
在这个转变前的输入，存储在锁存器中。进一步解决变化
只要LE保持高电平忽略。输出使能输入端（ E1和E2 ）控制
的地址输入锁存器或操作的输出独立的状态。所有输出
高，除非E1为低和E2为高。该74HC237非常适合实现
不重叠的三态系统的解码器和选通（存储地址）的应用
公交导向系统。
2.特点和好处科幻TS
结合了3至8译码器与3位锁存
多输入使能很容易地扩展或独立控制
高电平有效互斥输出
低功耗
ESD保护：
HBM JESD22 - A114F超过2 000 V
MM JESD22 - A115 - A超过200 V
多种封装选择
从指定的
40 C
+85
C
从
40 C
+125
C
3.订购信息
表1中。
订购信息
温度范围
74HC237N
74HC237D
74HC237DB
40 C
+125
C
40 C
+125
C
40 C
+125
C
名字
DIP16
SO16
SSOP16
描述
塑料双列直插式封装; 16引线（ 300万）
塑料小外形封装; 16线索;车身宽度
3.9 mm
塑料小外形封装; 16线索;
体宽5.3毫米
VERSION
SOT38-4
SOT109-1
SOT338-1
型号封装
恩智浦半导体
74HC237
3至8线译码器，解复用器与地址锁存器
5.2引脚说明
表2中。
符号
A0至A2
LE
E1
E2
Y0到Y7
GND
V
CC
引脚说明
针
1, 2, 3
4
5
6
8
16
描述
数据输入
锁存使能输入（低电平有效）
数据使能输入1 （低电平有效）
数据使能输入2（高电平有效）
接地（ 0 V ）
电源电压
15 ，14， 13 ，12， 11 ，10， 9,7输出
6.功能描述
表3：
启用
LE
H
X
X
L
E1
L
H
X
L
E2
H
X
L
H
功能表
输入
A0
X
X
X
L
H
L
H
L
H
L
H
[1]
产量
A1
X
X
X
L
L
H
H
L
L
H
H
A2
X
X
X
L
L
L
L
H
H
H
H
Y0
稳定
L
L
H
L
L
L
L
L
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
H
L
L
L
L
L
L
L
L
L
L
H
Y1
Y2
Y3
Y4
Y5
Y6
Y7
H =高电压电平; L =低电压电平; X =不关心; Z =高阻关断状态。
7.极限值
表4 。
极限值
按照绝对最大额定值系统（ IEC 60134 ） 。电压参考GND（地= 0V）。
符号
V
CC
I
IK
I
OK
I
O
I
CC
I
GND
T
英镑
P
合计
参数
电源电压
输入钳位电流
输出钳位电流
输出电流
电源电流
地电流
储存温度
总功耗
DIP16封装
SO16和SSOP16封装
74HC237
本文档中提供的所有信息受法律免责声明。
条件
V
I
＆ LT ;
0.5
V或V
I
＆ GT ; V
CC
+ 0.5 V
V
O
＆ LT ;
0.5
V或V
O
＆ GT ; V
CC
+ 0.5 V
V
O
=
0.5
V到（V
CC
+ 0.5 V)
民
0.5
-
-
-
-
-
65
[1]
[2]
最大
+7
20
20
25
+50
50
+150
750
500
单位
V
mA
mA
mA
mA
mA
C
mW
mW
4 17
-
-
NXP B.V. 2011保留所有权利。
产品数据表
第4版 - 2011年1月10日
74HC237
3至8线译码器，解复用器与地址锁存器
牧师03 - 2004年11月12日
产品数据表
1.概述
该74HC237是高速硅栅CMOS器件并具有低功率管脚兼容
肖特基TTL （ LSTTL ） 。该74HC237是符合JEDEC特定网络版
没有标准。 7A 。
该74HC237是3至8线译码器，解复用器与锁存器的三个地址
输入（一个） 。该74HC237基本上结合了3至8译码器功能与一个3位
存储锁存器。当锁存器被使能（LE =低）时， 74HC237作为一个3至8个活性
LOW解码器。当锁存使能（ LE）的推移从低到高时，最后的数据本
在这个转变前的输入，存储在锁存器中。进一步解决变化
只要LE保持高电平忽略。
输出使能输入端（ E1和E2 ）控制的输出的独立的状态
地址输入或锁存操作。所有的输出为高电平，除非E1为低和E2为高。
该74HC237非常适合在三态实现非重叠的解码器
系统和在面向总线的系统选通（存储地址）的应用程序。
2.特点
s
s
s
s
s
s
结合了3至8译码器与3位锁存
多输入使能很容易地扩展或独立控制
高电平有效互斥输出
低功耗
符合JEDEC标准没有。 7A
ESD保护：
x
HBM EIA / JESD22 - A114 -B超过2000伏
x
MM EIA / JESD22 - A115 - A超过200 V.
s
多种封装选择
s
从特定网络版
40 °C
+80
°C
从
40 °C
+125
°C.
集成电路
数据表
对于一个完整的数据资料，也请下载：
该IC06 74HC / HCT / HCU / HCMOS逻辑系列规格
该IC06 74HC / HCT / HCU / HCMOS逻辑包装信息
该IC06 74HC / HCT / HCU / HCMOS逻辑包装纲要
74HC/HCT237
3到8线译码器/多路分解器
与地址锁存器
产品speci fi cation
在集成电路， IC06文件
1990年12月
飞利浦半导体
产品speci fi cation
3至8线译码器/多路分解器与
地址锁存器
特点
结合了3至8译码器与3位锁存
多输入使能很容易地扩展或独立
控制
高电平有效互斥输出
输出能力：标准
I
CC
类别： MSI
概述
该74HC / HCT237是高速硅栅CMOS器件
引脚与低功率肖特基TTL兼容
（ LSTTL ） 。它们与JEDEC规定的遵守
没有标准。 7A 。
74HC/HCT237
该74HC / HCT237是3至8线解码器/解复用器
在与这三个地址输入锁存器（A
n
） 。在“ 237 ”
基本上结合了3至8译码器功能的带
3比特的存储锁存器。当锁存器被使能（LE =低） ，
在“ 237 ”作为一个3至8低电平有效的解码器。当
锁存使能（ LE ）从低到高，最后的数据
本在此转变前的输入，存储在
锁存器。而且地址变更被忽略，只要
LE仍然很高。
输出使能输入（E
1
与ê
2
）控制的状态
独立的地址输入或锁存器输出
操作。所有的输出为高电平，除非ê
1
为低和E
2
为高。
在“ 237 ”是非常适合实现
三态系统和选通不重叠的解码器
（存储地址）应用在公交导向系统。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C;
t
r
= t
f
= 6纳秒
典型
符号
t
PHL
/ t
PLH
参数
传播延迟
A
n
为Y
n
LE为Y
n
E
1
为Y
n
E
2
为Y
n
C
I
C
PD
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W):
P
D
= C
PD
×
V
CC2
×
f
i
+ ∑
(C
L
×
V
CC2
×
f
o
）其中：
f
i
=输入MHz的频率
f
o
=输出MHz的频率
∑
(C
L
×
V
CC2
×
f
o
） =产出的总和
C
L
在PF =输出负载电容
V
CC
在V =电源电压
2.对于HC的条件为V
I
= GND到V
CC
对于HCT的条件为V
I
= GND到V
CC
1.5 V
订购信息
SEE
“ 74HC / HCT / HCU / HCMOS逻辑封装信息” 。
输入电容
每个封装的功率耗散电容
注1和2
条件
HC
C
L
= 15 pF的; V
CC
= 5 V
16
19
14
14
3.5
60
19
21
17
17
3.5
63
ns
ns
ns
ns
pF
pF
HCT
单位
1990年12月
2
飞利浦半导体
产品speci fi cation
3至8线译码器/多路分解器与
地址锁存器
引脚说明
PIN号
1, 2, 3
4
5
6
8
15, 14, 13, 12, 11, 10, 9, 7
16
符号
A
0
到A
2
LE
E
1
E
2
GND
Y
0
为Y
7
V
CC
名称和功能
数据输入
锁存使能输入（低电平有效）
数据使能输入（低电平有效）
数据使能输入（高电平有效）
接地（ 0 V ）
多路输出
正电源电压
74HC/HCT237
Fig.1引脚配置。
图2逻辑符号。
图3 IEC逻辑符号。
1990年12月
3
74HC237
3至8线译码器，解复用器与地址锁存器
牧师03 - 2004年11月12日
产品数据表
1.概述
该74HC237是高速硅栅CMOS器件并具有低功率管脚兼容
肖特基TTL （ LSTTL ） 。该74HC237是符合JEDEC特定网络版
没有标准。 7A 。
该74HC237是3至8线译码器，解复用器与锁存器的三个地址
输入（一个） 。该74HC237基本上结合了3至8译码器功能与一个3位
存储锁存器。当锁存器被使能（LE =低）时， 74HC237作为一个3至8个活性
LOW解码器。当锁存使能（ LE）的推移从低到高时，最后的数据本
在这个转变前的输入，存储在锁存器中。进一步解决变化
只要LE保持高电平忽略。
输出使能输入端（ E1和E2 ）控制的输出的独立的状态
地址输入或锁存操作。所有的输出为高电平，除非E1为低和E2为高。
该74HC237非常适合在三态实现非重叠的解码器
系统和在面向总线的系统选通（存储地址）的应用程序。
2.特点
s
s
s
s
s
s
结合了3至8译码器与3位锁存
多输入使能很容易地扩展或独立控制
高电平有效互斥输出
低功耗
符合JEDEC标准没有。 7A
ESD保护：
x
HBM EIA / JESD22 - A114 -B超过2000伏
x
MM EIA / JESD22 - A115 - A超过200 V.
s
多种封装选择
s
从特定网络版
40 °C
+80
°C
从
40 °C
+125
°C.
QQ：2881677436 复制
