74FR573八D型锁存器带3态输出
1991年1月
修订后的1999年8月
74FR573
八D型锁存器带3态输出
概述
该74FR573是高速八进制锁存与缓冲
常见的锁存使能（ LE ）和缓冲的共同输出
启用（ OE ）输入。
该装置在功能上等同于74F573 。
特点
s
宽边的引脚艾滋病PC布局
s
功能上等同于74F373 ， 74F573
s
输出为15毫安电流的采购能力，
64毫安电流阱能力
s
保证引脚对引脚歪斜
订购代码：
订单号
74FR573SC
74FR573PC
包装数
M20B
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
引脚说明
引脚名称
OE
LE
D
0
–D
7
O
0
–O
7
描述
输出使能输入（低电平有效）
锁存使能输入（高电平有效）
数据输入
三态输出锁存器
1999仙童半导体公司
DS010903
www.fairchildsemi.com
74FR573
功能说明
该74FR573包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时，
锁存器存储，这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用（ OE ）输入。当OE为低电平时，缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
功能表
输入
OE
L
L
L
H
LE
H
H
L
X
D
n
H
L
X
X
产量
O
n
H
L
O
n
1
高Z状态
H
=
高电压电平
L
=
低电压电平
X
=
非物质
逻辑图
www.fairchildsemi.com
2
74FR573
AC电气特性
T
A
= +25°C
符号
参数
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
输出禁止时间
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
1.7
1.7
2.6
2.6
2.8
2.8
2.2
2.2
V
CC
= +5.0V
C
L
=
50 pF的
典型值
2.9
2.6
6.0
4.3
4.0
5.0
4.0
3.5
最大
4.5
4.5
8.5
8.5
7.4
7.4
6.3
6.3
T
A
=
0℃至
+70°C
V
CC
= +5.0V
C
L
=
50 pF的
民
1.7
1.7
2.6
2.6
2.8
2.8
2.2
2.2
最大
4.5
4.5
8.5
8.5
7.4
7.4
6.3
6.3
ns
ns
ns
ns
单位
AC操作要求
T
A
= +25°C
符号
参数
民
t
S
(H)
t
S
(L)
t
H
(H)
t
H
(L)
t
W
(H)
建立时间，高或低
D
n
以LE
保持时间，高或低
D
n
以LE
LE脉冲宽高
1.0
1.0
2.5
2.5
5.0
V
CC
= +5.0V
C
L
=
50 pF的
典型值
0.4
0.7
0.9
0.6
2.7
最大
T
A
=
0℃至
+70°C
V
CC
= +5.0V
C
L
=
50 pF的
民
1.0
1.0
2.5
2.5
5.0
最大
ns
ns
ns
单位
扩展交流电气特性
T
A
=
0℃至
+70°C
V
CC
= +5.0V
符号
参数
C
L
=
50 pF的
八个输出开关
（注3）
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
t
OSHL
（注5 ）
t
OSLH
（注5 ）
t
OST
（注5 ）
引脚到引脚歪斜
为HL转换
引脚到引脚歪斜
为LH转换
引脚到引脚歪斜
对于HL / LH转换
输出禁止时间
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
1.7
1.7
2.6
2.6
2.8
2.8
2.2
2.2
最大
5.7
5.7
9.8
9.8
9.6
9.6
7.3
7.3
1.3
1.3
3.0
民
3.4
3.4
4.5
4.5
最大
8.1
8.1
12.3
12.3
ns
ns
ns
ns
ns
ns
ns
T
A
=
0℃至
+70°C
V
CC
= +5.0V
C
L
=
250 pF的
（注4 ）
单位
注3 ：
本规范是保证，但未经测试。该限制适用于传输延时开关描述阶段的所有路径，
即所有低到高，高到低， 3 - STATE到高，等等。
注4 ：
保证这些规范，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。本规范适用于单路输出开关而已。
注5 ：
歪斜是指实际的传播延迟为同一装置的任何两个输出之间的差的绝对值。行中指定
阳离子适用于任何输出切换HIGH到LOW ， （T
OSHL
） ，低到高， （叔
OSLH
）或高到低的和/或低到高， （T任意组合
OST
).
规格保证与所有的输出相位切换。
www.fairchildsemi.com
4
74FR573
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
包装数M20B
5
www.fairchildsemi.com
QQ：2880707522 复制
