集成电路
74F711A ， 74F711-1 ， 74F712A ， 74F712-1
多路复用器
产品speci fi cation
IC15数据手册
1990年12月13日
飞利浦
半导体
飞利浦半导体
产品speci fi cation
多路复用器
74F711A
74F711-1
74F712A
74F712-1
74F711A/74F711–1/
74F712A/74F712–1
昆特2选1数据选择器复用器（ 3态）
昆特2选1数据选择器与多路复用器30
W
相当于输出端接阻抗（三态）
昆特3比1数据选择器多路复用器
昆特3比1数据选择器与多路复用器30
W
相当于输出端接阻抗
为了提高速度和抗噪声能力，V
CC
和GND端引脚
使用。
该74F712A / 74F712-1包括五个3 TO1多路复用器设计
动态RAM和其他复用的地址复用
应用程序。该74F712A有两个选择（ S0 ， S1）输入
确定哪些组的五个输入将被传播到的五个
输出。输出源15毫安和汇64毫安。该74F712-1是
相同，不同之处在于它有一个30W终止74F712A
每个输出阻抗，以减少线噪声和输出信宿
5mA.
典型的供应
当前
（总）
30mA
29mA
25mA
25mA
为74F711A / 74F711-1特点
由五个2对1多路复用器
高阻抗PNP基极输入，可降低负荷
（ 20μA高，低状态）
专为动态RAM等地址复用
应用
输出反相/非反相的选择
每个输出30W端接阻抗 - 74F711-1
输出下沉64毫安（ 74F711A只）
为74F712A / 74F712-1特点
TYPE
74F711A
74F711-1
74F712A
74F712-1
典型
传播延迟
6.0ns
6.5ns
6.5ns
6.5ns
由五个3比1多路复用器
高阻抗PNP基极输入，可降低负荷
（ 20μA高，低状态）
专为动态RAM等地址复用
应用
每个输出30W端接阻抗 - 74F712-1
输出下沉64毫安（ 74F712A只）
描述
该74F711A / 74F711-1包括五个2对1多路转换器设计
动态RAM和其他复用的地址复用
应用程序。该74F711A有一个共同的选择（ S）输入端，一个
输出使能（ OE）输入和输出反相（ INV ）输入到
控制三态输出。输出源15毫安和汇
64毫安。该74F711-1是相同，不同者在于74F711A是具有
每个输出30W的终端阻抗，以减少线噪声
和三态输出的下沉5毫安。
当反相输入端（INV）是低电平时，输入数据通路是
反转。
订购信息
描述
20引脚塑料DIP
24引脚塑料修身
DIP （ 300密耳）
20引脚塑料溶胶
24引脚塑料溶胶
商用系列
V
CC
= 5V
±
10%
T
AMB
= 0 ° C至+ 70°C
N74F711AN ， N74F711-1N
N74F712AN ， N74F712-1N
N74F711AD ， N74F711-1D
N74F712AD ， N74F712-1D
PKG DWG ＃
SOT146-1
SOT222-1
SOT163-1
SOT137-1
输入和输出负载和扇出表
引脚
DNA ， DNB
S
74F711A/
74F711-1
OE
INV
Q0 - Q4
Q0 - Q4
DNA ， DNB ， DNC
74F712A/
74F712-1
S0, S1
Q0 - Q4
Q0 - Q4
数据输入
选择输入
输出使能输入（低电平有效）
输出反相输入端（低电平有效）
为74F711A数据输出
对于74F711-1数据输出
数据输入
选择输入
为74F712A数据输出
对于74F712-1数据输出
描述
74F(U.L.)
HIGH / LOW
1.0/0.066
1.0/0.033
1.0/0.033
1.0/0.033
750/106.7
750/8.33
1.0/0.066
1.0/0.033
750/106.7
750/8.33
负载值
HIGH / LOW
20A/40A
20A/20A
20A/20A
20A/20A
15mA/64mA
15mA/5mA
20A/40A
20A/20A
15mA/64mA
15mA/5mA
注意：
一（ 1.0 ）快速机组负荷（ UL）的定义为： 20μA的高状态， 0.6毫安在低状态。
1990年12月13日
2
853-1368 01258
飞利浦半导体
产品speci fi cation
多路复用器
74F711A/74F711–1/
74F712A/74F712–1
引脚配置 - 74F711A / 74F711-1
D0a
D0b
Q0
Q1
GND
Q2
Q3
Q4
S
1
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
D1a
D1b
D2a
D2b
V
CC
D3a
D3b
D4a
D4b
OE
引脚配置 - 74F712A / 74F712-1
S0
S1
Q0
Q1
Q2
GND
Q3
Q4
D0c
1
2
3
4
5
6
7
8
9
24
23
22
21
20
19
18
17
16
15
14
13
D0a
D1a
D2a
D3a
D4a
V
CC
D0b
D1b
D2b
D3b
D4b
D4c
INV 10
D1C 10
D2c
11
SF01215
D3C 12
SF01216
逻辑符号 - 74F711A / 74F711-1
1
2
20
19
18
17
15
14
13
12
逻辑符号 - 74F712A / 74F712-1
24
18
9
23
17
10
22
16
11
21 15
12
20
14
13
D0A D0B D1a而D1b的D2A D2B D3A棱镜D3b D4A棱镜D4b
9
10
11
S
OE
INV
Q0
Q1
Q2
Q3
Q4
1
2
D0A D0B D0c D1a而D1b的D1c而D2A D2B D2c而D3A棱镜D3b D3c而D4A棱镜D4b D4c而
S0
S1
Q0
Q1
Q2
Q3
Q4
3
V
CC
= 16 PIN
= GND引脚5
4
6
7
8
3
4
5
7
8
SF01217
V
CC
= 19针
= GND引脚6
SF01218
逻辑符号（ IEEE / IEC ） - 74F711A / 74F711-1
MUX
1
11
10
1
2
20
19
18
17
15
14
13
12
8
7
6
4
1
3
G
EN1
M
逻辑符号（ IEEE / IEC ） - 74F712A / 74F712-1
MUX
1
2
G1
G2
24
18
9
23
17
10
22
16
11
21
15
12
20
14
13
3
4
5
7
8
SF01219
SF01220
1990年12月13日
3
QQ：2881677436 复制
