74F646八路收发器/寄存器与3态输出
1988年3月
修订后的2004年1月
74F646
八路收发器/寄存器与3态输出
概述
这些设备包括总线收发器电路与
3态，D型触发器，控制电路设置成
对于复用的传输数据直接从输入
总线或从内部寄存器。 A或B总线上的数据
将被移入寄存器，相应的时钟
针前进到一个高逻辑电平。控制G和方向引脚
被提供给控制所述收发器功能。在
收发器模式中，数据存在于高阻抗端口
可被存储在A或B寄存器或两者。
选择控件可以复用存储和实时
（透明模式）的数据。方向控制决定
该总线接收数据时，使能控制G是
低电平有效。在隔离模式（控制功能g高），数据
可被存储在B寄存器和/或B的数据可以是
存储在A寄存器中。
特点
s
对于A和B总线独立的寄存器
s
多路实时和存储的数据
s
74F646具有非反相数据路径
s
三态输出
s
300万超薄DIP
订购代码：
订单号
74F646SC
74F646MSA
74F646SPC
包装数
M24B
MSA24
N24C
包装说明
24引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
24引脚紧缩小型封装（ SSOP ） ， JEDEC MO- 150 ， 5.3毫米宽
24引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300"宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2004仙童半导体公司
DS009580
www.fairchildsemi.com
74F646
单位装载/扇出
引脚名称
A
0
–A
7
B
0
–B
7
CPAB ， CPBA
SAB ， SBA
G
DIR
描述
数据寄存器A输入/
三态输出
数据寄存器B输入/
三态输出
时钟脉冲输入
选择输入
输出使能输入
方向控制输入
U.L.
HIGH / LOW
3.5/1.083
600/106.6 (80)
3.5/1.083
600/106.6 (80)
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
输入I
IH
/I
IL
输出I
OH
/I
OL
70
A/
650
A
12毫安/ 64毫安（48 mA）的
70
A/
650
A
12毫安/ 64毫安（48 mA）的
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
功能表
输入
G
H
H
H
L
L
L
L
L
L
L
L
DIR
X
X
X
H
H
H
H
L
L
L
L
CPAB CPBA SAB
H或L H或L
X
X
SBA
X
X
X
X
X
X
X
L
L
H
H
产量
输入
输入
输入
输入
数据I / O（注1 ）
A
0
–A
7
B
0
–B
7
隔离
时钟A
n
数据到寄存器中
时钟B
n
数据到寄存器B
A
n
到B
n
- 加工时间（透明模式）
输出时钟信号
n
数据到寄存器中
寄存器A到B
n
（存储模式）
时钟A
n
数据到寄存器和输出到B
n
B
n
到A
n
- 加工时间（透明模式）
时钟B
n
数据到寄存器B
寄存器B到A
n
（存储模式）
时钟B
n
数据到寄存器B ，并输出到
n
X
=
不相干
功能
X
X
X
X
X
X
X
L
L
H
H
X
X
X
X
X
X
X
X
X
H或L
H或L
H
=
高电压电平
X
L
=
低电压电平
=
低到高的转变
注1 ：
该数据输出功能可被使能或通过在G和DIR输入的各种信号被禁用。数据输入功能始终处于启用状态;
也就是说，在总线引脚的数据将存储在时钟输入的每个低到高的转变。
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F646
物理尺寸
英寸（毫米），除非另有说明
24引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
包装数M24B
24引脚紧缩小型封装（ SSOP ） ， JEDEC MO- 150 ， 5.3毫米宽
包装数量MSA24
5
www.fairchildsemi.com
QQ：2880707522 复制
