54F 74F573八路D类锁存器与三态输出
1995年8月
54F 74F573
八D型锁存器与三态输出
概述
的“ F573是一种高速八进制锁存与缓冲常见
锁存使能( LE )和缓冲的共同输出使能
(OE)输入
该装置在功能上等同于“ F373 ,但有
不同的引脚
特点
Y
Y
Y
Y
Y
关于包的相对侧的输入和输出
让简单的接口与微处理器
有用的,作为微处理器的输入或输出端口
功能上等同于“ F373
三态输出的总线接口
保证最低4000V的ESD保护
广告
74F573PC
军事
包
数
N20A
包装说明
20引脚( 0 300广角)模压双列直插式
20引脚陶瓷双列直插式
20引脚( 0 300广角)模压小外形JEDEC
20引脚( 0 300广角)模压小外形EIAJ
20引脚Cerpak
20引脚陶瓷无引线芯片载体C型
54F573DM (注2)
74F573SC (注1 )
74F573SJ (注1 )
54F573FM (注2)
54F573LM (注2)
J20A
M20B
M20D
W20A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9566-1
IEEE IEC
TL F 9566 - 3
TL F 9566 - 2
TL F 9566-4
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9566
RRD - B30M115印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
150 40(33 3)
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
3毫安24毫安(20 mA)的
D
0
– D
7
LE
OE
O
0
– O
7
数据输入
锁存使能输入(高电平有效)
三态输出使能输入
(低电平有效)
三态输出锁存
功能说明
在' F573包含八个D型锁存器与3态输出
缓冲区当锁存使能( LE )输入为高电平数据
对D
n
输入端进入锁存器在此状态下闩
ES是透明的国际能源署(IEA)锁存器输出将改变每个状态
时间的D输入转换当LE为低电平时,锁存器专卖店
这是目前在D中的信息输入一个设置
时间之前LE的3-高至低跳变
态缓冲器由输出使能( OE )输入控制
当OE是低电平的缓冲区中的双态模式
当OE为高电平的缓冲器是处于高阻抗
模式,但这并不与输入新的数据到地干扰
锁存器
功能表
输入
OE
L
L
L
H
LE
H
H
L
X
D
H
L
X
X
输出
O
H
L
O
0
Z
H
e
高电压电平
L
e
低电压电平
X
e
非物质
O
0
e
从以前的时钟周期储值
逻辑图
TL F 9566 - 5
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
2
订购信息
设备号被用于形成一个简化采购的代码,其中所述包类型和温度范围内是部分
定义如下
74F
温度范围:家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体( LCC )
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
573
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备出货量在13卷轴
温度范围
C
e
商用( 0℃至
a
70 C)
M
e
军事(
b
55 ℃
a
125 C)
物理尺寸
英寸(毫米)
20引脚陶瓷无引线芯片载体( L)
NS包装数E20A
5
74F573八路D类锁存器与3态输出
1988年4月
修订后的1999年8月
74F573
八D型锁存器带3态输出
概述
该74F573是高速八进制锁存与缓冲的COM
周一锁存使能( LE )和缓冲的共同输出
启用( OE )输入。
该装置在功能上等同于74F373但现在
不同的引脚。
特点
s
关于包的相对侧的输入和输出
让简单的接口与微处理器
s
有用的,作为微处理器的输入或输出端口
s
功能上等同于74F373
s
总线接口3态输出
s
保证最低4000V的ESD保护
订购代码:
订单号
74F573SC
74F573SJ
74F573PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009566
www.fairchildsemi.com
74F573
单位装载/扇出
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入(高电平有效)
三态输出使能输入(低电平有效)
三态输出锁存器
描述
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
150/40(33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
3
毫安/ 24毫安(20 mA)的
功能说明
该74F573包含八个D型锁存器三态输出
把缓冲区。当锁存使能( LE )输入为高电平,
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的,也就是说,锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时,
锁存器存储,这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用( OE )输入。当OE为低电平时,缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式,但这并不与进入干涉
新数据进入锁存器。
功能表
输入
OE
L
L
L
H
LE
H
H
L
X
D
H
L
X
X
输出
O
H
L
O
0
Z
H
=
高电压电平
L
=
低电压电平
X
=
非物质
O
0
=
从以前的时钟周期储值
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F573
物理尺寸
英寸(毫米),除非另有说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
包装数M20B
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
包装数量M20D
5
www.fairchildsemi.com
飞利浦半导体
产品speci fi cation
锁存器/触发器
74F573八路透明锁存器(三态)
74F574八路D触发器(三态)
特点
74F573/74F574
74F573是74F373的宽边的引脚版本
74F574是74F374的宽边的引脚版本
在包的两侧输入和输出允许容易
接口微处理器
该74F574在功能上等同于74F374 ,但有一个
宽边的引脚配置,以方便PC板布局和
让简单的接口与microprocesors 。
它是一个8位的,边沿触发的寄存器耦合到八个三态输出
缓冲区。该装置的两部分可以独立控制
由时钟(CP)和输出使能( OE)的控制栅极。
该寄存器被完全边沿触发。每个D输入的状态, 1
低到高时钟转换之前设定的时间转移到
相应的触发器的Q输出端。
3态输出缓冲器设计用于驱动重仓
三态总线, MOS存储器,或MOS微处理器。该
低电平有效输出使能( OE )控制所有八个三态缓冲器
独立的锁操作。当OE为低电平时,锁存
或透明数据出现在输出端。当OE为高电平时,该
输出处于高阻抗“关闭”状态,这意味着他们将
无论开车,也没有装载车。
典型的供应
当前
(总)
35mA
典型的供应
当前
(总)
50mA
可用作输入或输出端口,用于微处理器
总线接口3态输出
常见的输出使能
74F563和74F564是反相的74F573和74F574版本
分别
3 ,国家在上电和掉电输出无故障
这些都是高速替代N8TS805和N8TS806
描述
该74F573是一个八进制透明锁存器耦合到八三态
输出缓冲器。该装置的两部分被控制
独立地通过使(E)和输出使能(OE )的控制栅极。
该74F573在功能上等同于74F373 ,但有一个
宽边的引脚配置,以方便PC板布局和
让简单的接口与微处理器。
在D输入端的数据被传输到锁存器的输出,当
启用( E)输入为高。闩锁保持透明的数据
输入而E是高和存储是当前一个设置数据
时间前高至低使过渡。
3态输出缓冲器设计用于驱动重仓
三态总线, MOS存储器,或MOS微处理器。该
低电平有效输出使能( OE )控制所有八个三态缓冲器
独立的锁存操作。当OE为低电平时,锁存或
透明数据出现在输出端。当OE为高电平时,该
输出处于高阻抗“关闭”状态,这意味着他们将
无论开车,也没有装载车。
TYPE
74F573
典型
传播延迟
5.0ns
TYPE
74F574
典型F
最大
180MHz
订购信息
描述
20引脚塑料DIP
20引脚塑料溶胶
20引脚塑封SSOP
商用系列
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F573N , N74F574N
N74F573D , N74F574D
N74F573DB
PKG DWG #
SOT146-1
SOT163-1
SOT339-1
输入和输出负载和扇出表
引脚
D0 - D7
E( 74F573 )
OE
CP ( 74F574 )
数据输入
锁存使能输入(下降沿)
输出使能输入(低电平有效)
时钟脉冲输入端(上升沿)
描述
74F ( U.L. )
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
150/40
负载值
HIGH / LOW
20A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
3.0mA/24mA
Q0 - Q7
三态输出
注意:
一( 1.0 )快速机组负荷的定义是: 20μA的高状态, 0.6毫安在低状态。
1989年10月16日
2
853-0083 97897
飞利浦半导体
产品speci fi cation
锁存器/触发器
74F573/74F574
引脚配置 - 74F573
OE 1
D0
D1
D2
D3
D4
D5
D6
D7
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
V
CC
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
E
引脚配置 - 74F574
OE 1
D0
D1
D2
D3
D4
D5
D6
D7
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
V
CC
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
CP
GND 10
GND 10
SF01073
SF01074
逻辑符号 - 74F573
2
3
4
5
6
7
8
9
逻辑符号 - 74F574
3
4
5
6
7
8
9
2
D0
11
E
D1
D2
D3
D4
D5
D6
D7
11
CP
D0
D1
D2
D3
D4
D5
D6
D7
1
OE
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
1
OE
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
19
V
CC
= 20针
= GND引脚10
18
17
16
15
14
13
12
V
CC
= 20针
= GND引脚10
19
18
17
16
15
14
13
12
SF01075
SF01076
逻辑符号( IEEE / IEC ) - 74F573
1
11
EN1
EN2
19
18
17
16
15
14
13
12
逻辑符号( IEEE / IEC ) - 74F574
1
11
EN1
C2
19
18
17
16
15
14
13
12
2
3
4
5
6
7
8
9
2D
1
2
3
4
5
6
7
8
9
2D
1
SF01077
SF01078
1989年10月16日
3
飞利浦半导体
产品speci fi cation
锁存器/触发器
74F573/74F574
功能表 - 74F574
输入
OE
L
L
L
H =
h =
L =
l =
NC =
X =
Z =
↑
=
↑
=
CP
↑
↑
↑
Dn
l
h
X
国内
注册
L
H
NC
输出
Q0 – Q7
L
H
NC
Z
操作模式
加载和读取寄存器
HOLD
禁止输出,
H
↑
Dn
Dn
高电压电平
高压一级建立时间之前低到高时钟转换
低电压电平
低压一级建立时间之前低到高时钟转换
没有变化
不在乎
高阻抗“关闭”状态
低到高时钟转换
不是低到高时钟跳变
绝对最大额定值
(操作超出列于该表中,可能会损害设备的使用寿命的限制。
除非另有说明,这些限制在工作自由空气的温度范围内。 )
符号
V
CC
V
IN
I
IN
V
OUT
I
OUT
T
AMB
T
英镑
电源电压
输入电压
输入电流
施加电压输出高输出状态
目前适用于输出低输出状态
工作自由空气的温度范围内
储存温度
参数
等级
-0.5到+7.0
-0.5到+7.0
-30至+5.0
-0.5至+ V
CC
48
0至+70
-65到+150
单位
V
V
mA
V
mA
°C
°C
推荐工作条件
符号
V
CC
V
IH
V
IL
I
IK
I
OH
I
OL
T
AMB
电源电压
高电平输入电压
低电平输入电压
输入钳位电流
高电平输出电流
低电平输出电流
工作自由空气的温度范围内
0
参数
范围
民
4.5
2.0
0.8
–18
–3
24
70
喃
5.0
最大
5.5
单位
V
V
V
mA
mA
mA
°C
1989年10月16日
5
54F 74F573八路D类锁存器与三态输出
1995年8月
54F 74F573
八D型锁存器与三态输出
概述
的“ F573是一种高速八进制锁存与缓冲常见
锁存使能( LE )和缓冲的共同输出使能
(OE)输入
该装置在功能上等同于“ F373 ,但有
不同的引脚
特点
Y
Y
Y
Y
Y
关于包的相对侧的输入和输出
让简单的接口与微处理器
有用的,作为微处理器的输入或输出端口
功能上等同于“ F373
三态输出的总线接口
保证最低4000V的ESD保护
广告
74F573PC
军事
包
数
N20A
包装说明
20引脚( 0 300广角)模压双列直插式
20引脚陶瓷双列直插式
20引脚( 0 300广角)模压小外形JEDEC
20引脚( 0 300广角)模压小外形EIAJ
20引脚Cerpak
20引脚陶瓷无引线芯片载体C型
54F573DM (注2)
74F573SC (注1 )
74F573SJ (注1 )
54F573FM (注2)
54F573LM (注2)
J20A
M20B
M20D
W20A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9566-1
IEEE IEC
TL F 9566 - 3
TL F 9566 - 2
TL F 9566-4
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9566
RRD - B30M115印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
150 40(33 3)
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
3毫安24毫安(20 mA)的
D
0
– D
7
LE
OE
O
0
– O
7
数据输入
锁存使能输入(高电平有效)
三态输出使能输入
(低电平有效)
三态输出锁存
功能说明
在' F573包含八个D型锁存器与3态输出
缓冲区当锁存使能( LE )输入为高电平数据
对D
n
输入端进入锁存器在此状态下闩
ES是透明的国际能源署(IEA)锁存器输出将改变每个状态
时间的D输入转换当LE为低电平时,锁存器专卖店
这是目前在D中的信息输入一个设置
时间之前LE的3-高至低跳变
态缓冲器由输出使能( OE )输入控制
当OE是低电平的缓冲区中的双态模式
当OE为高电平的缓冲器是处于高阻抗
模式,但这并不与输入新的数据到地干扰
锁存器
功能表
输入
OE
L
L
L
H
LE
H
H
L
X
D
H
L
X
X
输出
O
H
L
O
0
Z
H
e
高电压电平
L
e
低电压电平
X
e
非物质
O
0
e
从以前的时钟周期储值
逻辑图
TL F 9566 - 5
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
2
订购信息
设备号被用于形成一个简化采购的代码,其中所述包类型和温度范围内是部分
定义如下
74F
温度范围:家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体( LCC )
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
573
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备出货量在13卷轴
温度范围
C
e
商用( 0℃至
a
70 C)
M
e
军事(
b
55 ℃
a
125 C)
物理尺寸
英寸(毫米)
20引脚陶瓷无引线芯片载体( L)
NS包装数E20A
5
74F573八路D类锁存器与3态输出
1988年4月
修订后的2000年10月
74F573
八D型锁存器带3态输出
概述
该74F573是高速八进制锁存与缓冲的COM
周一锁存使能( LE )和缓冲的共同输出
启用( OE )输入。
该装置在功能上等同于74F373但现在
不同的引脚。
特点
s
关于包的相对侧的输入和输出
让简单的接口与微处理器
s
有用的,作为微处理器的输入或输出端口
s
功能上等同于74F373
s
总线接口3态输出
s
保证最低4000V的ESD保护
订购代码:
订单号
74F573SC
74F573SJ
74F573PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009566
www.fairchildsemi.com
74F573
单位装载/扇出
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入(高电平有效)
三态输出使能输入(低电平有效)
三态输出锁存器
描述
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
150/40(33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
3毫安/ 24毫安(20 mA)的
功能说明
该74F573包含八个D型锁存器三态输出
把缓冲区。当锁存使能( LE )输入为高电平,
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的,也就是说,锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时,
锁存器存储,这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用( OE )输入。当OE为低电平时,缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式,但这并不与进入干涉
新数据进入锁存器。
功能表
输入
OE
L
L
L
H
LE
H
H
L
X
D
H
L
X
X
输出
O
H
L
O
0
Z
H
=
高电压电平
L
=
低电压电平
X
=
非物质
O
0
=
从以前的时钟周期储值
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F573
物理尺寸
英寸(毫米),除非另有说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
包装数M20B
5
www.fairchildsemi.com
54F573,74F573
54F573 74F573八路D类锁存器与TRI- STATE ( RM )输出
文献编号: SNOS207A
54F 74F573八路D类锁存器与三态输出
1995年8月
54F 74F573
八D型锁存器与三态输出
概述
的“ F573是一种高速八进制锁存与缓冲常见
锁存使能( LE )和缓冲的共同输出使能
(OE)输入
该装置在功能上等同于“ F373 ,但有
不同的引脚
特点
Y
Y
Y
Y
Y
关于包的相对侧的输入和输出
让简单的接口与微处理器
有用的,作为微处理器的输入或输出端口
功能上等同于“ F373
三态输出的总线接口
保证最低4000V的ESD保护
74F573PC
54F573DM (注2)
74F573SC (注1 )
74F573SJ (注1 )
54F573FM (注2)
54F573LM (注2)
N20A
J20A
M20B
20引脚( 0 300广角)模压双列直插式
20引脚陶瓷双列直插式
M20D
W20A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
O
TL F 9566-4
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9566
bs
ol
引脚分配
DIP SOIC和Flatpak
TL F 9566-1
IEEE IEC
et
20引脚( 0 300广角)模压小外形EIAJ
20引脚Cerpak
20引脚陶瓷无引线芯片载体C型
20引脚( 0 300广角)模压小外形JEDEC
连接图
引脚分配
对于LCC
TL F 9566 - 2
e
TL F 9566 - 3
RRD - B30M115印制在U S A
广告
军事
包
数
包装说明
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
150 40(33 3)
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
3毫安24毫安(20 mA)的
D
0
– D
7
LE
OE
O
0
– O
7
数据输入
锁存使能输入(高电平有效)
三态输出使能输入
(低电平有效)
三态输出锁存
功能说明
在' F573包含八个D型锁存器与3态输出
缓冲区当锁存使能( LE )输入为高电平数据
对D
n
输入端进入锁存器在此状态下闩
ES是透明的国际能源署(IEA)锁存器输出将改变每个状态
时间的D输入转换当LE为低电平时,锁存器专卖店
这是目前在D中的信息输入一个设置
时间之前LE的3-高至低跳变
态缓冲器由输出使能( OE )输入控制
当OE是低电平的缓冲区中的双态模式
当OE为高电平的缓冲器是处于高阻抗
模式,但这并不与输入新的数据到地干扰
锁存器
功能表
输入
OE
L
L
L
H
LE
H
H
L
X
D
H
L
X
X
输出
O
H
L
O
0
Z
逻辑图
bs
ol
2
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
O
et
TL F 9566 - 5
H
e
高电压电平
L
e
低电压电平
X
e
非物质
O
0
e
从以前的时钟周期储值
e