74F564八路D型触发器带3态输出
1983年4月
修订后的2000年10月
74F564
八路D型IP- FL佛罗里达州运与三态输出
概述
该74F564是一个高速，低功耗的八进制触发器用
缓冲的共同时钟（CP）和一个缓冲的共同输出
就把启用（ OE ） 。呈现给D输入的信息
被排序在所述触发器上的低到高的时钟（ CP）的
过渡。
该装置在功能上等同的74F574 ，但现在
反向输出。
特点
s
在包的两侧输入和输出允许
简单的接口与微处理器
s
有用的，作为微处理器的输入或输出端口
s
功能上等同于74F574
s
公交为导向的应用三态输出
订购代码：
订单号
74F564SJ
74F564PC
包装数
M20D
N20A
包装说明
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009563
www.fairchildsemi.com
74F564
单位装载/扇出
引脚名称
D
0
–D
7
CP
OE
O
0
–O
7
数据输入
时钟脉冲输入端（上升沿）
三态输出使能输入（低电平有效）
三态输出
描述
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
150/40 (33.3)
3毫安/ 24毫安（20 mA）的
功能说明
该74F564由八个边沿触发的触发器用
单个D型输入和3态输出的真实。该
缓冲时钟和缓冲输出使能是共同的
所有的触发器。八触发器将存储的状态的
满足建立和保持时间个体D输入
要求就低到高的时钟（ CP ）的过渡。
随着输出使能（ OE ）低，中的内容
八个触发器可在输出端。当OE
高电平时，输出为高阻状态。操作
在OE输入和灰不影响的国家
触发器。
功能表
输入
OE
H
H
H
H
L
L
L
L
CP
H
D
L
H
L
H
L
H
L
H
内部输出
功能
Q
NC
NC
H
L
H
L
NC
NC
O
Z
Z
Z
Z
H
L
NC
NC
HOLD
HOLD
负载
负载
现有数据
现有数据
在数据没有变化
在数据没有变化
H
H
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
=
低到高的转变
NC
=
没有变化
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F564
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M20D
5
www.fairchildsemi.com
QQ：2881677436 复制
