74F564八路D型触发器带3态输出
1983年4月
修订后的2000年10月
74F564
八路D型IP- FL佛罗里达州运与三态输出
概述
该74F564是一个高速，低功耗的八进制触发器用
缓冲的共同时钟（CP）和一个缓冲的共同输出
就把启用（ OE ） 。呈现给D输入的信息
被排序在所述触发器上的低到高的时钟（ CP）的
过渡。
该装置在功能上等同的74F574 ，但现在
反向输出。
特点
s
在包的两侧输入和输出允许
简单的接口与微处理器
s
有用的，作为微处理器的输入或输出端口
s
功能上等同于74F574
s
公交为导向的应用三态输出
订购代码：
订单号
74F564SJ
74F564PC
包装数
M20D
N20A
包装说明
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009563
www.fairchildsemi.com
74F564
单位装载/扇出
引脚名称
D
0
–D
7
CP
OE
O
0
–O
7
数据输入
时钟脉冲输入端（上升沿）
三态输出使能输入（低电平有效）
三态输出
描述
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
150/40 (33.3)
3毫安/ 24毫安（20 mA）的
功能说明
该74F564由八个边沿触发的触发器用
单个D型输入和3态输出的真实。该
缓冲时钟和缓冲输出使能是共同的
所有的触发器。八触发器将存储的状态的
满足建立和保持时间个体D输入
要求就低到高的时钟（ CP ）的过渡。
随着输出使能（ OE ）低，中的内容
八个触发器可在输出端。当OE
高电平时，输出为高阻状态。操作
在OE输入和灰不影响的国家
触发器。
功能表
输入
OE
H
H
H
H
L
L
L
L
CP
H
D
L
H
L
H
L
H
L
H
内部输出
功能
Q
NC
NC
H
L
H
L
NC
NC
O
Z
Z
Z
Z
H
L
NC
NC
HOLD
HOLD
负载
负载
现有数据
现有数据
在数据没有变化
在数据没有变化
H
H
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
=
低到高的转变
NC
=
没有变化
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F564
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M20D
5
www.fairchildsemi.com
74F564八路D型触发器带3态输出
1983年4月
修订后的1999年8月
74F564
八路D型IP- FL佛罗里达州运与三态输出
概述
该74F564是一个高速，低功耗的八进制触发器用
缓冲的共同时钟（CP）和一个缓冲的共同输出
就把启用（ OE ） 。呈现给D输入的信息
被排序在所述触发器上的低到高的时钟（ CP）的
过渡。
该装置在功能上等同的74F574 ，但现在
反向输出。
特点
s
在包的两侧输入和输出允许
简单的接口与微处理器
s
有用的，作为微处理器的输入或输出端口
s
功能上等同于74F574
s
公交为导向的应用三态输出
订购代码：
订单号
74F564SJ
74F564PC
包装数
M20D
N20A
包装说明
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009563
www.fairchildsemi.com
74F564
单位装载/扇出
引脚名称
D
0
–D
7
CP
OE
O
0
–O
7
数据输入
时钟脉冲输入端（上升沿）
三态输出使能输入（低电平有效）
三态输出
描述
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
150/40 (33.3)
3
毫安/ 24毫安（20 mA）的
功能说明
该74F564由八个边沿触发的触发器用
单个D型输入和3态输出的真实。该
缓冲时钟和缓冲输出使能是共同的
所有的触发器。八触发器将存储的状态的
满足建立和保持时间个体D输入
要求就低到高的时钟（ CP ）的过渡。
随着输出使能（ OE ）低，中的内容
八个触发器可在输出端。当OE
高电平时，输出为高阻状态。操作
将OE输入的灰不影响翻盖的状态
无人问津。
功能表
输入
OE
H
H
H
H
L
L
L
L
CP
H
D
L
H
L
H
L
H
L
H
内部输出
功能
Q
NC
NC
H
L
H
L
NC
NC
O
Z
Z
Z
Z
H
L
NC
NC
HOLD
HOLD
负载
负载
现有数据
现有数据
在数据没有变化
在数据没有变化
H
H
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
=
低到高的转变
NC
=
没有变化
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F564
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M20D
5
www.fairchildsemi.com
飞利浦半导体
产品speci fi cation
八D触发器（三态）
74F564
特点
74F564是74F534的宽边的引脚版本
在包的两侧输入和输出允许容易
接口微处理器
引脚配置
OE 1
D0
D1
D2
D3
D4
D5
D6
D7
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
V
CC
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
CP
可用作输入或输出端口，用于微处理器
三态OUPUTS的总线接口
常见的输出使能
74F574是74F564的一个非反相版本
描述
该74F564具有宽边引出线配置以促进个人电脑
电路板布局，并允许简单的接口与微处理器。
它是一个8位的，边沿触发的寄存器耦合到八个三态输出
缓冲区。该装置的两部分可以独立控制
由时钟（CP）和输出使能（ OE）的控制栅极。
该寄存器被完全边沿触发。每个D输入的状态， 1
低到高时钟转换之前设定的时间转移到
相应的触发器的Q输出端。
3态输出缓冲器设计用于驱动重仓
三态总线， MOS存储器，或MOS微处理器。该
低电平有效输出使能（ OE ）控制所有八个三态缓冲器
独立的寄存器操作。当OE为低电平时，在数据
寄存器出现在输出端。当OE为高电平时，输出在
高阻抗“关闭”状态，这意味着它们既不会开车，也没有
加载总线。
GND 10
SF01052
TYPE
74F564
典型F
最大
180MHz
典型的供应
当前
（总）
50mA
订购信息
描述
20引脚塑料DIP
20引脚塑料溶胶
商用系列
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F564N
N74F564D
PKG 。
DWG ＃
SOT146-1
SOT163-1
输入和输出负载和扇出表
引脚
D0 - D7
OE
CP
数据输入
输出使能输入（低电平有效）
时钟脉冲输入端（上升沿）
描述
74F （ U.L. ）
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
150/40
负载值
HIGH / LOW
20A/0.6mA
20A/0.6mA
20A/0.6mA
3.0mA/24mA
Q0 - Q7
三态输出
注意：
一（ 1.0 ）快速机组负荷（ UL）的定义为： 20μA的高状态， 0.6毫安在低状态。
逻辑符号
2
3
4
5
6
7
8
9
逻辑符号（ IEEE / IEC ）
1
11
C2
D1
D2
D3
D4
D5
D6
D7
EN1
D0
11
CP
2
3
4
2D
1
19
18
17
16
15
14
13
12
1
OE
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
5
6
7
19
18
17
16
15
14
13
12
8
9
V
CC
= 20针
= GND引脚10
SF01053
SF01054
1996年1月5日
2
853-0166 16189
飞利浦半导体
产品speci fi cation
八D触发器（三态）
74F564
逻辑图
D0
2
D1
3
D2
4
D3
5
D4
6
D5
7
D6
8
D7
9
D
CP
Q
D
CP
Q
D
CP
Q
D
CP
Q
D
CP
Q
D
CP
Q
D
CP
Q
D
CP
Q
CP
11
OE
1
19
18
Q1
17
Q2
16
Q3
15
Q4
14
Q5
13
Q6
12
Q7
V
CC
= 20针
= GND引脚10
Q0
SF01055
功能表
输入
OE
L
L
L
H
H
H =
h =
L =
l =
NC =
X =
Z =
↑
=
↑
=
CP
↑
↑
↑
↑
↑
Dn
l
h
X
X
Dn
国内
注册
L
H
NC
NC
Dn
输出
Q0 – Q7
H
L
NC
Z
Z
操作模式
加载和读取寄存器
HOLD
禁止输出，
高电压电平
高压一级建立时间之前低到高时钟转换
低电压电平
低压一级建立时间之前低到高时钟转换
没有变化
不在乎
高阻抗“关闭”状态
低到高时钟转换
不是低到高时钟跳变
绝对最大额定值
（操作超出列于该表中，可能会损害设备的使用寿命的限制。
除非另有说明，这些限制在工作自由空气的温度范围内。 ）
符号
V
CC
V
IN
I
IN
V
OUT
I
OUT
T
AMB
T
英镑
电源电压
输入电压
输入电流
施加电压输出高输出状态
目前适用于输出低输出状态
工作自由空气的温度范围内
储存温度
参数
等级
-0.5到+7.0
-0.5到+7.0
-30至+5.0
-0.5至+ V
CC
48
0至+70
-65到+150
单位
V
V
mA
V
mA
°C
°C
1996年1月5日
3
飞利浦半导体
产品speci fi cation
八D触发器（三态）
74F564
推荐工作条件
符号
V
CC
V
IH
V
IL
I
IK
I
OH
I
OL
T
AMB
电源电压
高电平输入电压
低电平输入电压
输入钳位电流
高电平输出电流
低电平输出电流
工作自由空气的温度范围内
0
参数
范围
民
4.5
2.0
0.8
–18
–3
24
70
喃
5.0
最大
5.5
单位
V
V
V
mA
mA
mA
°C
DC电气特性
（在推荐工作的自由空气的温度范围内，除非另有说明。 ）
范围
符号
参数
TEST
条件
NO TAG
±10%V
CC
±5%V
CC
±10%V
CC
±5%V
CC
民
2.4
2.7
3.4
0.35
0.35
–0.73
0.50
0.50
–1.2
100
20
–0.6
50
–50
–60
45
V
CC
=最大
50
55
–150
65
75
80
典型值
NO TAG
最大
单位
V
V
V
V
V
A
A
mA
A
A
mA
mA
mA
mA
V
O
OH
高位
高电平输出电压
V
CC
=最小，V
IL
=最大，
V
IH
=最小，我
OH
=最大
V
CC
=最小，V
IL
=最大，
V
IH
=最小，我
OL
=最大
V
CC
=最小，我
I
= I
IK
V
CC
=最大，V
I
= 7.0V
V
CC
=最大，V
I
= 2.7V
V
CC
=最大，V
I
= 0.5V
V
CC
=最大，V
O
= 2.7V
V
CC
=最大，V
O
= 0.5V
V
CC
=最大
V
O
OL
V
IK
I
I
I
IH
I
IL
I
OZH
I
OZL
I
OS
I
CC
低电平
低电平输出电压
输入钳位电压
输入电流
最大输入电压
高层次的输入电流
低电平输入电流
关态输出电流，
高电平电压施加
关态输出电流，
低电平电压施加
输出短路电流
NO TAG
I
CCH
电源电流（总）
I
CCL
I
CCZ
注意事项：
1.对于显示为MIN和MAX的条件下，使用推荐的工作条件下指定适用的类型适当的值。
2.所有典型值是在V
CC
= 5V ，T
AMB
= 25°C.
3.不能有多于一个的输出应在同一时间被短路。为了测试我
OS
中，使用高速测试装置和/或采样和保持的
技术是优选的，以便最小化内部加热和更准确地反映工作值。否则，长时间短路
高输出可提高芯片的温度远高于正常，从而造成的无效读数等参数的测试。在任何
参数测试序列，我
OS
试验应在最后完成。
1996年1月5日
4
QQ：2880707522 复制
