74F563八路D类锁存器与3态输出
1988年4月
修订后的2000年10月
74F563
八D型锁存器带3态输出
概述
该74F563是一个高速八进制锁存与缓冲的COM
周一锁存使能（ LE ）和缓冲的共同输出
启用（ OE ）输入。
该装置在功能上等同的74F573 ，但现在
反向输出。
特点
s
关于包的相对侧的输入和输出
让简单的接口与微处理器
s
有用的，作为微处理器的输入或输出端口
s
功能上等同于74F573
订购代码：
订单号
74F563SC
74F563SJ
74F563PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009562
www.fairchildsemi.com
74F563
单位装载/扇出
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
三态输出使能输入（低电平有效）
三态输出锁存器
描述
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
150/40 (33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
3毫安/ 24毫安（20 mA）的
功能说明
该74F563包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时，
锁存器存储，这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用（ OE ）输入。当OE为低电平时，缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
功能表
输入
OE
H
H
H
H
L
L
L
LE
X
H
H
L
H
H
L
D
X
L
H
X
L
H
X
国内
Q
X
H
L
NC
H
L
NC
产量
功能
O
Z
Z
Z
Z
H
L
NC
高Z
高Z
高Z
LATCHED
透明
透明
LATCHED
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
NC
=
没有变化
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F563
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
包装数M20B
5
www.fairchildsemi.com
54F 74F563八路D类锁存器与三态输出
1995年5月
54F 74F563
八D型锁存器与三态输出
概述
的“ F563是一种高速八进制锁存与缓冲常见
锁存使能（ LE ）和缓冲的共同输出使能
（OE）输入
该装置在功能上等同于“ F573 ，但有
反向输出
特点
Y
Y
Y
关于包的相对侧的输入和输出
让简单的接口与微处理器
有用的，作为微处理器的输入或输出端口
功能上等同于“ F573
广告
74F563PC
军事
包
数
N20A
包装说明
20引脚（ 0 300广角）模压双列直插式
20引脚陶瓷双列直插式
20引脚（ 0 300广角）模压小外形JEDEC
20引脚（ 0 300广角）模压小外形EIAJ
20引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F563DM （注2）
74F563SC （注1 ）
74F563SJ （注1 ）
54F563FM （注2）
54F563LM （注2）
J20A
M20B
M20D
W20A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
IEEE IEC
TL F 9562 - 3
TL F 9562 - 5
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
150 40 (33 3)
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
3毫安24毫安（20 mA）的
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
三态输出使能输入（低电平有效）
三态输出锁存
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9562
RRD - B30M75印制在U S A
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9562 - 2
TL F 9562- 1
功能说明
在' F563包含八个D型锁存与TRI -STATE
输出缓冲器当锁存使能（ LE ）输入为高电平
在D个数据
n
输入端进入锁存器在此状态下
锁存器是透明的国际能源署（IEA）锁存器输出将改变
说明它的每一个D输入转换时间当LE为低电平时，
锁存器存储存在的D输入信息
提出的高到低的跳变之前的准备时间
LE的该三态缓冲器由所述输出控制
启用（ OE ）输入当OE是低电平的缓冲区中
双态模式当OE为高电平时的缓冲区中高
阻抗模式，但这并不与进入干涉
新的数据进入锁存器
输入
OE
H
H
H
H
L
L
L
LE
X
H
H
L
H
H
L
D
X
L
H
X
L
H
X
功能表
国内
Q
X
H
L
NC
H
L
NC
产量
O
Z
Z
Z
Z
H
L
NC
高Z
高Z
高Z
LATCHED
透明
透明
LATCHED
功能
H
e
高电压电平
L
e
低电压电平
X
e
非物质
Z
e
高阻抗
NC
e
没有变化
逻辑图
TL F 9562 - 4
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
2
AC电气特性
74F
符号
参数
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
输出禁止时间
35
25
45
30
20
30
15
15
T
A
E A
25 C
V
CC
E A
5 0V
C
L
e
50 pF的
典型值
最大
85
65
95
70
75
85
55
55
54F
T
A
V
CC
e
米尔
C
L
e
50 pF的
民
30
20
40
25
20
25
15
15
最大
10 5
75
11 0
75
95
10 0
70
55
74F
T
A
V
CC
e
COM
C
L
e
50 pF的
民
30
20
40
25
20
15
15
15
最大
95
70
10 5
70
90
95
65
55
ns
ns
单位
ns
AC操作要求
74F
符号
参数
T
A
E A
25 C
V
CC
E A
5 0V
民
t
s
(H)
t
s
(L)
t
h
(H)
t
h
(L)
t
w
(H)
建立时间高或低
D
n
以LE
保持时间高或低
D
n
以LE
LE脉冲宽高
20
20
30
30
40
最大
54F
T
A
V
CC
e
米尔
民
20
20
30
30
40
最大
74F
T
A
V
CC
e
COM
民
20
20
30
30
40
最大
ns
ns
ns
单位
订购信息
设备号被用于形成一个简化采购的代码，其中所述包类型和温度范围内是部分
定义如下
74F
温度范围：家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体（ LCC ）
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
563
S
C
X
特殊变化
X
e
设备出货量在13卷轴
QB
e
军工级器件
环境和老化
处理运管
温度范围
C
e
商用（ 0℃至
a
70 C)
M
e
军事（
b
55 ℃
a
125 C)
4
QQ：2881677436 复制
