74F563八路D类锁存器与3态输出
1988年4月
修订后的1999年8月
74F563
八D型锁存器带3态输出
概述
该74F563是一个高速八进制锁存与缓冲的COM
周一锁存使能（ LE ）和缓冲的共同输出
启用（ OE ）输入。
该装置在功能上等同的74F573 ，但现在
反向输出。
特点
s
关于包的相对侧的输入和输出
让简单的接口与微处理器
s
有用的，作为微处理器的输入或输出端口
s
功能上等同于74F573
订购代码：
订单号
74F563SC
74F563SJ
74F563PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009562
www.fairchildsemi.com
74F563
单位装载/扇出
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
三态输出使能输入（低电平有效）
三态输出锁存器
描述
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
150/40 (33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
3
毫安/ 24毫安（20 mA）的
功能说明
该74F563包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时，
锁存器存储，这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用（ OE ）输入。当OE为低电平时，缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
功能表
输入
OE
H
H
H
H
L
L
L
LE
X
H
H
L
H
H
L
D
X
L
H
X
L
H
X
国内
Q
X
H
L
NC
H
L
NC
产量
O
Z
Z
Z
Z
H
L
NC
高Z
高Z
高Z
LATCHED
透明
透明
LATCHED
功能
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
NC
=
没有变化
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F563
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
包装数M20B
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M20D
5
www.fairchildsemi.com
QQ：2880707522 复制
